基于A(yíng)D9850的嵌入式信號源設計與實(shí)現
加入技術(shù)交流群
信號源是現代電子系統的重要組成部分，在通信、測控、導航、雷達、醫療等領(lǐng)域有著(zhù)廣泛的應用，而且信號源作為現代電子產(chǎn)品設計和生產(chǎn)中的重要工具，必須滿(mǎn)足高精度、高速度、高分辨率、頻率可調等要求。傳統的RC或LC自激振蕩器方式的信號源組成較繁雜，調試較困難，不易實(shí)現程控，已不能適應新的要求；而由采用專(zhuān)用IC芯片構成的信號發(fā)生器，例如使用MAX038或ICL8038集成芯片外接分立元件，通過(guò)調節外接電容或電阻來(lái)設置輸出信號頻率，其輸出信號受外部分立器件參數的影響很大，且輸出信號頻率不能太高，同時(shí)無(wú)法實(shí)現頻率步進(jìn)調節，不便于擴展和較高的使用要求。另外，采用FPGA+D／A可實(shí)現正弦信號發(fā)生器的設計，同時(shí)可實(shí)現頻率步進(jìn)調節；但當輸出高頻信號時(shí)，需要高速D／A來(lái)配合工作，成本較高。頻率合成與鎖相技術(shù)的應用，可獲得高精度的信號源。目前，頻率合成技術(shù)是研制信號源的最關(guān)鍵技術(shù)。直接數字頻率合成技術(shù)(Direct Digital Frequency Synthesis，DDS)是從相位概念出發(fā)直接合成所需波形的一種新的頻率合成技術(shù)。DDS技術(shù)具有相對帶寬寬，頻率轉換時(shí)間短，頻率分辨率高，切換時(shí)相位能保持連續等優(yōu)點(diǎn)，能實(shí)現各種調制波和任意波形的產(chǎn)生。易于實(shí)現全數字化的設計。廣泛用于高精度頻率合成和任意信號發(fā)生。
該設計采用直接數字頻率合成(DDS)技術(shù)，使用DDS芯片AD9850與超低功耗的MSP430F149單片機配合，可輸出精確控制的正弦波和方波信號。AD9850是AD公司推出的低功耗直接數字頻率合成器芯片，可以產(chǎn)生從直流到62．5 MHz的寬頻率信號，從投放市場(chǎng)至今已廣泛應用于雷達系統、低功耗頻率源中；MSP430是TI公司開(kāi)發(fā)的一類(lèi)具有16位總線(xiàn)的帶FLASH的單片機，該設計將AD9850與MSP430F149結合提出一種具有較高性?xún)r(jià)比和集成度、低功耗的嵌入式信號源設計方案。在控制流程中，通過(guò)4x 4矩陣鍵盤(pán)設定頻率值，MSP430為AD9850計算頻率控制字，并且將頻率控制字通過(guò)串行方式寫(xiě)入其中，結合鍵盤(pán)上步進(jìn)調節增量“1 Hz”，“10 Hz”，“100 Hz”鍵，使得頻率可以精確到步長(cháng)為1 Hz的調節；產(chǎn)生正弦波時(shí)，經(jīng)過(guò)低通濾波器濾除信號的高頻分量，通過(guò)增益可調的寬帶放大器放大輸出所需信號。如果接到AD9850內部的高速比較器上，即可直接輸出一個(gè)抖動(dòng)很小的方波，系統通過(guò)字符型液晶屏1602顯示設定頻率和其他信息。實(shí)驗結果顯示，輸出信號頻率范圍在1 Hz～10 MHz，且無(wú)明顯失真；輸出信號頻率實(shí)現1 Hz，10 Hz，100 Hz三級步進(jìn)調節，頻率精度0．01 Hz，頻率轉換速度1 ms，輸出幅度范圍1～10 V。
1 系統設計
1．1 DDS技術(shù)原理與結構
DDS技術(shù)是一種用數字控制信號的相位增量技術(shù)，具有頻率分辨率高，穩定性好，可靈活產(chǎn)生多種信號的優(yōu)點(diǎn)。一個(gè)DDS信號發(fā)生器由相位累加器、波形數ROM表、D／A轉換器以及模擬低通濾波器LPF組成，原理框圖如圖1所示。DDS技術(shù)的核心是相位累加器。相位累加器在穩定時(shí)鐘信號的控制下產(chǎn)生讀取數據的地址值，隨后通過(guò)查表變換，地址值被轉化為信號波形的數字幅度序列，再由數／模變換器(D／A)將代表波形幅度的數字序列轉化為模擬電壓；最后經(jīng)由低通濾波器將D／A輸出的階梯狀波形平滑為所需的連續波形。DDS信號發(fā)生器通過(guò)改變相位增量寄存器的值△phase(每個(gè)時(shí)鐘周期的度數)來(lái)改變輸出頻率。每當N位全加器的輸出鎖存器接收到一個(gè)時(shí)鐘脈沖時(shí)，鎖存在相位增量寄存器中的頻率控制字就與N位全加器的輸出相加。在相位累加器的輸出被鎖存后，它就作為波形存儲器的一個(gè)尋址地址，該地址對應波形存儲器中的內容就是一個(gè)波形合成點(diǎn)的幅度值，然后經(jīng)D／A轉換變成模擬值輸出。當下一個(gè)時(shí)鐘到來(lái)時(shí)，相位累加器的輸出又加一次頻率控制字，使波形存儲器的地址處于所合成波形的下一個(gè)幅值點(diǎn)上。最終，相位累加器檢索到足夠的點(diǎn)就構成了整個(gè)波形。合成信號的波形取決于ROM表中的幅度序列，通過(guò)修改數據可以產(chǎn)生任意波形，如果要產(chǎn)生多種波形，只需把所需的多種波形數據存放到波形ROM表中。
DDS系統輸出正弦波的頻率計算公式為：
式中：fo為輸出正弦波的頻率；fo為系統的時(shí)鐘頻率；FSW為頻率控制字；N為相位累加器的字長(cháng)，頻率控制字與輸出頻率成正比。由取樣定理，所產(chǎn)生的信號頻率能超過(guò)時(shí)鐘頻率的50 %，在實(shí)際應用中，為了保證信號的輸出質(zhì)量，輸出頻率不要高于時(shí)鐘頻率的33 %，以避免混疊或諧波落入有用輸出頻帶內。
DDS的頻率分辨率定義為：
由于基準時(shí)鐘的頻率一般固定，因此相位累加器的位數決定了頻率分辨率；位數越多，分辨率越高。
該信號源采用DDS專(zhuān)用芯片AD9850產(chǎn)生正弦信號。AD9850采用CMOS工藝，其功耗在3．3 V供電時(shí)為155 mW，擴展工業(yè)級溫度范圍為-40～+80℃，采用28腳SSOP表面封裝形式，AD9850內含可編程DDS系統和高速比較器，能實(shí)現全數字編程控制的頻率合成。AD9850支持的時(shí)鐘輸入最高為125 MHz，頻率控制字的位數為32位。由式(2)可以計算出在125 MHz時(shí)鐘輸入時(shí)分辨率為0．021 9 Hz，該設計中選用30 MHz的有源晶振，故其分辨率按式(2)計算得0．006 9 Hz。
1．2 系統總體設計
該系統采用MSP430F149對DDS進(jìn)行控制構成方波正弦波信號源的系統框圖如圖2所示。
該信號源由MSP430F149單片機、DDS芯片AD9850、低通濾波器(LPF)、4×4軟鍵盤(pán)、1602液晶顯示屏和外部參考時(shí)鐘源、寬帶放大器和穩壓電源等組成。其中，低通濾波器是信號源中的關(guān)鍵器件，負責濾除正弦輸出信號中的高頻、雜散信號和諧波信號；穩壓電源的+5 V電壓經(jīng)過(guò)電平轉換后為MSP430和AD9850提供+3．3 V的電源電壓；外部參考時(shí)鐘源選用30 MHz有源晶振，MSP430F149與AD9850采用串行通信方式連接。
1．3 硬件設計
該信號源選用MSP430F149作為核心控制器，為了節省I／O資源，方便系統功能擴展，MSP430與DDS芯片AD9850之間采用串行通信方式，接口電路如圖3所示。AD9850與外圍元件的硬件連接圖如圖4所示，AD9851的正弦輸出信號端IOUT接至外部的低通濾波器，濾除高頻雜散和諧波后，一路信號經(jīng)過(guò)寬大放大器AD811放大后輸出需要的正弦信號，另一路再回接到AD9851內部比較器的正向輸入端(VINP)以得到方波信號。其中：DGND為數字地；AGND為模擬地；VCC為模擬部分的電源電壓；VDD為數字部分的電源電壓。D7，FQ_UD，W_CLK，RESET分別接至MSP430的P3．0，P3．1，P3．2，P3．3上。為降低噪聲信號對放大器的影響，在低通濾波器與寬帶放大器之間接一級高速電壓跟隨器隔離，AD9850的輸出信號峰峰值為1～2 V，為增大AD9850輸出信號幅值，采用單位增益帶寬為140 MHz，Sr=2 500 V／μs的高速寬頻帶運放AD811進(jìn)行信號放大，并且通過(guò)調節反饋電阻來(lái)改變增益，從而調節輸出信號幅度。放大電路的最大放大倍數，可以滿(mǎn)足一般的應用需求。
1．4 低通濾波器設計
低通濾波器是直接數字頻率合成器的重要組成部分，其性能的優(yōu)劣直接影響整個(gè)直接數字合成器的特性。在整個(gè)DDS實(shí)現過(guò)程中，低通濾波器除了濾掉高頻信號之外，還有除去雜散的作用。DDS的雜散主要來(lái)源以下三個(gè)方面：
(1)ROM幅度量化誤差：相位轉化為幅度，是通過(guò)尋址ROM實(shí)現的，然而ROM地址中存有的波形幅度值字長(cháng)是有限的，ROM存儲能力有限而引起的舍位誤差就是幅度量化誤差；
(2)相位截斷誤差：為了提高DDS的精度，DDS的相位累加器位數都取得非常大，但ROM的容量是有限的，因此只利用相位累加器的高M(jìn)位ROM尋址，其低(N-M)位被截斷。由此引入的截斷誤差是DDS雜散的主要來(lái)源；
評論