采用0.18µm CMOS設計用于2.5Gb/s收發(fā)器系統的16:1復用器電路

　　圖1 Transceiver結構示意圖

　　眾所周知在高速的數據傳輸系統中，收發(fā)器對于實(shí)現整個(gè)系統的功能起著(zhù)至關(guān)重要的作用。而在收發(fā)器系統中，復用器是工作在最高速度的電路單元之一，因此復用器電路設計的好壞直接影響整個(gè)系統的性能。本文所設計的復用器，采用SMIC 0.18?m CMOS工藝實(shí)現。

　　2 電路結構及其設計

　　2.1 16:1復用器結構設計

　　本文設計的16:1復用器是將發(fā)送數據選擇模塊輸出的16位156.25Mb/s并行數據轉換為2.5Gb/s串行數據輸出，其實(shí)現框圖如圖2所示，該電路主要由1個(gè)1*復用器電路和1個(gè)采用樹(shù)形結構（包括3個(gè)2:1復用器）實(shí)現的4:1的復用器電路構成。其中1*復用器用數字電路實(shí)現，4:1復用器電路用模擬電路實(shí)現。該電路接收從PLL送出的2.5GHz、1.25GHz和625MHz差分時(shí)鐘，為1*復用器和2:1復用器電路提供所需要的時(shí)鐘。16位并行輸入數據經(jīng)過(guò)1*復用器后輸出4位并行數據送入4:1復用器,經(jīng)4:1復用器后，數據變換成1比特寬度的串行數據流，發(fā)送順序最低位在前，即TXD_P[0]最先出現在TXD_S上,TXD_P[15]最后發(fā)出。由于本電路是數?；旌闲盘栐O計，仿真時(shí)需要給數字電路和模擬電路分別加激勵，對于4:1復用器電路，輸入采用互補的方波電壓源，峰峰值為0.4V。對于1*復用器電路，通過(guò)用Verilog語(yǔ)言描述的方式加激勵。由于兩個(gè)模塊分別用數字電路和模擬電路實(shí)現，因此在兩個(gè)模塊的連接處要進(jìn)行電平的轉換。Virtuoso AMS Simulator中將接口模型劃分為A2D型和D2A型兩類(lèi)。本設計是由數字電路送信號給模擬電路，因此要用到D2A接口模型，該模型主要有4個(gè)參數:d2a_tf,d2a_tr,d2a_vh和d2a_vl。其中d2a_tf和d2a_tr分別表示接口模型的輸出從當前值上升到d2a_vh所需要的時(shí)間和下降到d2a_vl所需要的時(shí)間；d2a_vh和d2a_vl分別表示對應數字電路中的邏輯“1”和“0”而轉換成的最終電壓值。本設計的設置如下: d2a_tf=20ps, d2a_tr=20ps，d2a_vh=1.8V，d2a_vl=1.4V。

　　圖2 16:1復用器實(shí)現框圖

　　2.2 單元電路設計

　　2.2.1 1*復用器電路

　　1*復用器電路由4個(gè)4:1復用器模塊和一個(gè)賦值語(yǔ)句模塊構成，本電路均采用Verilog語(yǔ)言來(lái)描述。4個(gè)4:1復用器的作用是將16路156.25M數據TXD_P[15:0]復用為4路625M數據，這里我們用移位寄存器實(shí)現4:1復用器。首先將16位并行數據，分為四個(gè)4位并行數據，然后將4位并行數據送入4:1復用器，數據經(jīng)過(guò)4位移位寄存器后的輸出如圖3所示。由于后級的模擬電路需要差分輸入，因此本模塊輸出均為互補輸出。