一種嵌入式系統實(shí)現的JTAG調試器

JTAG 作為一個(gè)通用的標準器件功能測試接口， 具有靈活高效、易于實(shí)現等優(yōu)點(diǎn)， 是微控制器、微處理器、DSP、SoC 等器件的重要外部接口。它不但可以用來(lái)測試內部功能模塊狀態(tài)， 而且可以實(shí)現在線(xiàn)調試（ICE）功能。arm系列處理器正是通過(guò)JTAG 接口使用內部集成的ICE 功能， 并采用這種方式實(shí)現在線(xiàn)調試。此外CPLD、FPGA 等器件大多都可以使用JTAG 接口實(shí)現在線(xiàn)編程或下載。因此，JTAG 接口已經(jīng)成為復雜芯片系統的必備接口， 在芯片測試、調試及實(shí)現其他特殊功能方面發(fā)揮著(zhù)重要作用。

基本原理

JTAG 標準即IEEE 1149.1 標準。聯(lián)合測試行動(dòng)組JTAG（Joint Test Action Group ）起草了邊界掃描測試BST（Boundary Scan Testing）規范， 該標準為數字集成電路規定了一個(gè)測試訪(fǎng)問(wèn)口（TAP）和邊界掃描結構，解決了由于數字電路高度集成化帶來(lái)的一些測試難題。它還提供了一種訪(fǎng)問(wèn)和控制芯片內部仿真（ICE） 模塊的方法， ICE 模塊一般包括內部掃描和自測試的功能， 可以很好地支持集成電路的開(kāi)發(fā)。

JTAG標準工作原理

邊界掃描技術(shù)的基本思想是在靠近芯片的輸入輸出管腳增加一個(gè)移位寄存器單元。通過(guò)這些邊界掃描寄存器單元，可以實(shí)現對芯片輸入輸出信號的觀(guān)察和控制。另外， 靠近芯片輸入輸出管腳的邊界掃描（移位） 寄存器單元可以相互連接起來(lái)，在芯片的周?chē)纬梢粋€(gè)邊界掃描鏈（Boundary- Scan Chain） .一般的芯片都會(huì )提供幾條獨立的邊界掃描鏈， 用來(lái)實(shí)現完整的測試功能。

在JTAG標準中， 寄存器被分為兩大類(lèi)： 數據寄存器（DR- Data Register）和指令寄存器（IR- Instruction Register），邊界掃描鏈寄存器即為一種很重要的數據寄存器，邊界掃描鏈可用來(lái)觀(guān)察和控制芯片的輸入輸出。指令寄存器用來(lái)實(shí)現對數據寄存器的控制。TAP 是一個(gè)通用的端口， 通過(guò)TAP 可以訪(fǎng)問(wèn)芯片提供的所有數據寄存器和指令寄存器， 對整個(gè)TAP的控制是通過(guò)TAP控制器完成的。TAP包括5個(gè)信號接口： （1）TCK（Test Clock）， 為T(mén)AP操作提供了一個(gè)獨立的基本的時(shí)鐘信號。（2）TMS（Test-Mode Selector） ，用來(lái)控制TAP狀態(tài)機的轉換。（3）TDI（TestData Input）， 是JTAG指令和數據的串行輸入端。在TCK的上升沿被采樣，結果送到JTAG寄存器中。（4）TDO（Test Data Output），是JTAG指令和數據的串行輸出端。在TCK的下降沿被輸出到TDO.（5）TRST， 是JTAG電路的復位輸入信號， 低電平有效。

通過(guò)TAP控制器的狀態(tài)轉移即可實(shí)現對數據寄存器和指令寄存器的訪(fǎng)問(wèn)， 從而實(shí)現對JTAG測試電路的控制。TAP控制器共有16 種狀態(tài)。通過(guò)測試模式選擇TMS 和時(shí)鐘TCK可控制狀態(tài)的轉移。

指令寄存器允許特定的指令被裝載到指令寄存器當中， 用來(lái)選擇需要執行的測試，或者選擇需要訪(fǎng)問(wèn)的測試數據寄存器。每個(gè)支持JTAG調試的芯片必須包含一個(gè)指令寄存器。JTAG標準要求芯片支持的基本指令有：EXTEST、 INTEST、SAMPLE/PRELOAD、BYPASS、HIGHZ等。

arm7TDMI調試原理

從功能上看， arm7TDMI 處理器主要包括三大部分：

（1）arm CPU Main Processor Logic ， 包括了對調試的硬件支持； （2）嵌入式ICE- RT Logic ， 包括了一組寄存器和比較器， 用來(lái)產(chǎn)生調試異常、設置斷點(diǎn)和觀(guān)察點(diǎn)； （3）TAP控制器， 它通過(guò)JTAG接口控制和操作掃描鏈。