自動(dòng)反饋調節時(shí)鐘恢復電路設計
該電路設計沒(méi)有用PLL來(lái)產(chǎn)生一個(gè)4倍于發(fā)送端時(shí)鐘頻率的高速時(shí)鐘信號,而且此電路數據恢復速度快,數據即來(lái)即收,整個(gè)電路包括后繼功能電路都采用同一個(gè)時(shí)鐘,這使得系統電路設計十分簡(jiǎn)單、高效而且易于實(shí)現。
1.2 鎖相環(huán)及延時(shí)邏輯電路
一般的過(guò)采樣時(shí)鐘恢復設計都是用模擬鎖相環(huán)來(lái)產(chǎn)生4倍于發(fā)送端系統時(shí)鐘頻率的高頻時(shí)鐘并以此來(lái)對數據進(jìn)行過(guò)采樣,這樣功耗大不說(shuō),其模擬和相應的數字模塊設計也比較復雜。而本文設計的反饋調節電路,利用的是鎖相環(huán)里壓控振蕩器中的延時(shí)單元電路的延時(shí)能力,這既沒(méi)有增加鎖相環(huán)的設計難度,又簡(jiǎn)化了數字處理邏輯,而且降低了系統功耗,其鎖相環(huán)及其壓控振蕩器的延時(shí)單元結構框圖如圖2和圖3所示,圖4為其延時(shí)邏輯電路,其中數據首先經(jīng)過(guò)此延時(shí)邏輯電路后分為三路,再通過(guò)零延時(shí)邏輯電路、四分之一延時(shí)邏輯電路、二分之一延時(shí)邏輯電路得到三路相差四分之一延時(shí)的信號。其信號之間的延時(shí)關(guān)系如圖5所示。本文引用地址:http://dyxdggzs.com/article/152237.htm
評論