嵌入式系統的PCI Express時(shí)鐘分配
PCI Express (PCIe)是嵌入式和其它系統類(lèi)型的背板間通信的一個(gè)非常理想的協(xié)議。然而,在嵌入式環(huán)境中,背板連接器引腳通常很昂貴。因此,采用點(diǎn)對點(diǎn)連接的星型結構的PCIe時(shí)鐘分配方案就變得并不理想。本文將討論如何使用一個(gè)多點(diǎn)信號來(lái)分配PCIe時(shí)鐘,而且仍滿(mǎn)足PCIe第二代規范嚴格的抖動(dòng)要求。
本文引用地址:http://dyxdggzs.com/article/152086.htmPCIe計時(shí)
PCIe基本規范1.1和2.0為信令速率2.5Gbps和5.0Gbps的時(shí)鐘分配定義了三個(gè)不同模型,見(jiàn)圖1、圖2和圖3。
評論