機載TM總線(xiàn)接口設計方案
加入技術(shù)交流群
2．2．2 TIU的設計原理
從數據信號流程方面來(lái)說(shuō)：接收數據時(shí)，TM總線(xiàn)上的輸入信號經(jīng)過(guò)譯碼轉換進(jìn)入寄存器，在這里完成數據串/并格式轉換，進(jìn)行奇偶校驗檢查，檢查后如果正確，則通過(guò)地址比較邏輯，進(jìn)行命令譯碼，按照所給出的命令送入所定義的不同作用的寄存器中。
TIU執行控制命令的過(guò)程如下：TIU鏈路層狀態(tài)機控制命令的接收，核心狀態(tài)機執行該命令，并把待傳送的應答傳送至移位寄存器中，再由TIU鏈路層狀態(tài)機控制應答傳送。由軟件實(shí)現的命令其執行過(guò)程是核心狀態(tài)機將該命令傳送至輸入接口緩沖器并產(chǎn)生中斷信號，模塊中的CPU響應中斷，從輸入接口緩沖器中讀取命令，進(jìn)行測試操作和模塊維護操作，并把結果寫(xiě)入狀態(tài)寄存器或輸入緩沖器，然后TM總線(xiàn)主控制器取走該測試結果。
2．3 TM總線(xiàn)狀態(tài)機設計
TM總線(xiàn)協(xié)議規定其鏈路層狀態(tài)機分為主從兩個(gè)狀態(tài)機，由于TIU不存在同時(shí)既做主又做從的工作模式，因此可以把主／從兩個(gè)狀態(tài)機合為一個(gè)。通過(guò)控制使TIU工作在主／從兩種模式下，主方式下的TIU發(fā)送命令，從方式的TIU接收并執行命令。圖4為主狀態(tài)機狀態(tài)轉換圖。本文引用地址：http://dyxdggzs.com/article/151983.htm
在TM-BUS主狀態(tài)機狀態(tài)標記中，最后兩位表示在該狀態(tài)下MCTL和MMD的值，狀態(tài)轉換的條件由狀態(tài)變量M1，M2，M3表示。圖4中所標的轉換條件為[M1，M2，M3]取值。POWERUP2_00為上電后或復位后的狀態(tài)；XFERl6_1X～XFER00_1X為數據傳送狀態(tài)；WAIT_00為出錯狀態(tài)，該狀態(tài)結束的條件是MCTL與MMD發(fā)生傳輸沖突消失且消息傳送結束；在PAUSE_01狀態(tài)下插入等待；EOM_00為消息傳送的起始和結束狀態(tài)。主／從兩個(gè)狀態(tài)機合為一個(gè)狀態(tài)機后，MCS和主權控制狀態(tài)機控制作何種狀態(tài)機運行[M1，M2，M3]控制主狀態(tài)機的狀態(tài)轉換，從狀態(tài)機的狀態(tài)轉換由MCTL和MMD控制。
2.4 USB接口設計
USB接口芯片采用了ISP1581。ISP1581是Phil-lps 公司提 不應求的高速USB接口芯片，符合USB2．0規范。它的內部集成了數據收發(fā)器、串行接口引擎(SIE)、并行接口引擎(PIE)、FIFO存儲器(8 KB)、存儲管理單元(MMU)、微控制器接口和DMA(直接內存訪(fǎng)問(wèn))管理器。外部電路接口簡(jiǎn)單，因ISP1581內部不帶有微控制器，需外接。本文的微控制器采用AT89C52單片機。USB硬件模塊主要包括ISP1581，AT89C52，總體框架結構如圖5所示。
ISP1581通過(guò)16位數據總線(xiàn)與FPGA相連，AT89C52負責控制數據的DMA傳輸。ISP1581與微控制器的通信通過(guò)一個(gè)高速(15 MB／s或15 Mword／s)的通用并行接口A(yíng)D[7:O]實(shí)現，并具有高速DMA接口。
2．4．1 USB接收數據模塊實(shí)現
本文采用的USB器件是帶有DMA控制器的ISP1581，為了簡(jiǎn)化電路，采用ISP1581的DMA主控制器方式。如圖6所示，當FPGA的FIFO滿(mǎn)標志為1時(shí)，單片機給ISP1581發(fā)送請求有效信號、寫(xiě)信號和寫(xiě)周期信號，給FIFO發(fā)送讀請求信號和讀周期信號，當讀出的數據達到預定的數目時(shí)，單片機把ISP1581請求信號設置為無(wú)效，等待下一組存儲數據。
評論