常用FPGA/CPLD四種設計技巧

下面簡(jiǎn)單介紹幾種不同情況下數據接口的同步方法：

1. 輸入、輸出的延時(shí)(芯片間、PCB布線(xiàn)、一些驅動(dòng)接口元件的延時(shí)等)不可測，或者有可能變動(dòng)的條件下，如何完成數據同步？

對于數據的延遲不可測或變動(dòng)，就需要建立同步機制，可以用一個(gè)同步使能或同步指示信號。另外，使數據通過(guò)RAM或者FIFO的存取，也可以達到數據同步目的。

把數據存放在RAM或FIFO的方法如下：將上級芯片提供的數據隨路時(shí)鐘作為寫(xiě)信號，將數據寫(xiě)入RAM或者FIFO，然后使用本級的采樣時(shí)鐘(一般是數據處理的主時(shí)鐘)將數據讀出來(lái)即可。這種做法的關(guān)鍵是數據寫(xiě)入RAM或者FIFO要可靠，如果使用同步RAM或者FIFO，就要求應該有一個(gè)與數據相對延遲關(guān)系固定的隨路指示信號，這個(gè)信號可以是數據的有效指示，也可以是上級模塊將數據打出來(lái)的時(shí)鐘。對于慢速數據，也可以采樣異步RAM或者FIFO，但是不推薦這種做法。

數據是有固定格式安排的，很多重要信息在數據的起始位置，這種情況在通信系統中非常普遍。通訊系統中，很多數據是按照“幀”組織的。而由于整個(gè)系統對時(shí)鐘要求很高，常常專(zhuān)門(mén)設計一塊時(shí)鐘板完成高精度時(shí)鐘的產(chǎn)生與驅動(dòng)。而數據又是有起始位置的，如何完成數據的同步，并發(fā)現數據的“頭”呢？

數據的同步方法完全可以采用上面的方法，采用同步指示信號，或者使用RAM、FIFO緩存一下。
串并轉換的實(shí)現方法多種多樣，根據數據的排序和數量的要求，可以選用寄存器、RAM等實(shí)現。前面在乒乓操作的圖例中，就是通過(guò)DPRAM實(shí)現了數據流的串并轉換，而且由于使用了DPRAM，數據的緩沖區可以開(kāi)得很大，對于數量比較小的設計可以采用寄存器完成串并轉換。如無(wú)特殊需求，應該用同步時(shí)序設計完成串并之間的轉換。比如數據從串行到并行，數據排列順序是高位在前，可以用下面的編碼實(shí)現：

prl_temp={prl_temp,srl_in};

其中，prl_temp是并行輸出緩存寄存器，srl_in是串行數據輸入。

對于排列順序有規定的串并轉換，可以用case語(yǔ)句判斷實(shí)現。對于復雜的串并轉換，還可以用狀態(tài)機實(shí)現。串并轉換的方法比較簡(jiǎn)單，在此不必贅述。

流水線(xiàn)操作設計思想

首先需要聲明的是，這里所講述的流水線(xiàn)是指一種處理流程和順序操作的設計思想，并非FPGA、ASIC設計中優(yōu)化時(shí)序所用的“Pipelining”。

流水線(xiàn)處理是高速設計中的一個(gè)常用設計手段。如果某個(gè)設計的處理流程分為若干步驟，而且整個(gè)數據處理是“單流向”的，即沒(méi)有反饋或者迭代運算，前一個(gè)步驟的輸出是下一個(gè)步驟的輸入，則可以考慮采用流水線(xiàn)設計方法來(lái)提高系統的工作頻率。

流水線(xiàn)設計的結構示意圖如圖3所示。其基本結構為：將適當劃分的n個(gè)操作步驟單流向串聯(lián)起來(lái)。流水線(xiàn)操作的最大特點(diǎn)和要求是，數據流在各個(gè)步驟的處理從時(shí)間上看是連續的，如果將每個(gè)操作步驟簡(jiǎn)化假設為通過(guò)一個(gè)D觸發(fā)器(就是用寄存器打一個(gè)節拍)，那么流水線(xiàn)操作就類(lèi)似一個(gè)移位寄存器組，數據流依次流經(jīng)D觸發(fā)器，完成每個(gè)步驟的操作。流水線(xiàn)設計時(shí)序如圖4所示。

流水線(xiàn)設計的一個(gè)關(guān)鍵在于整個(gè)設計時(shí)序的合理安排，要求每個(gè)操作步驟的劃分合理。如果前級操作時(shí)間恰好等于后級的操作時(shí)間，設計最為簡(jiǎn)單，前級的輸出直接匯入后級的輸入即可；如果前級操作時(shí)間大于后級的操作時(shí)間，則需要對前級的輸出數據適當緩存才能匯入到后級輸入端；如果前級操作時(shí)間恰好小于后級的操作時(shí)間，則必須通過(guò)復制邏輯，將數據流分流，或者在前級對數據采用存儲、后處理方式，否則會(huì )造成后級數據溢出。

在WCDMA設計中經(jīng)常使用到流水線(xiàn)處理的方法，如RAKE接收機、搜索器、前導捕獲等。流水線(xiàn)處理方式之所以頻率較高，是因為復制了處理模塊，它是面積換取速度思想的又一種具體體現。