基于DSP與CPLD的三相五電平變頻器PWM脈沖發(fā)生器

　　圖3 DSP與CPLD的控制框圖

　　CPLD接入DSP的時(shí)鐘CLK,以實(shí)現時(shí)鐘一致,dt0,dt1,dt2,dt3為DSP的四根地址線(xiàn),用來(lái)選通CPLD中十二路PWM脈沖發(fā)生器的一路,int為中斷信號,每隔四分之一個(gè)載波周期Tc發(fā)一次,we為DSP的寫(xiě)信號,只有當we與csn(n=1～12)同時(shí)為低電平時(shí)Data才能寫(xiě)入影子寄存器,其中csn為四根地址線(xiàn)譯碼后的輸出,如圖4所示。

　　圖4 PWM發(fā)生器原理圖

　　顯然,同一相的八個(gè)開(kāi)關(guān)管只需四路載波,而處于三相同一位置的開(kāi)關(guān)管其載波相同,故可共用一個(gè)基準計數器。下面就圖4介紹PWM發(fā)生器的原理。圖4中的基準計數器為一加減計數器,其計數總值為一個(gè)載波周期TC,而比較寄存器中為脈寬值,當基準計數器計數的值與比較寄存器相等時(shí),比較器輸出產(chǎn)生電平翻轉,每當基準計數器計數到零時(shí),產(chǎn)生一個(gè)使能信號把影子寄存器中的脈寬值送入比較寄存器。由比較器輸出的原始PWM波經(jīng)死區發(fā)生器后產(chǎn)生上下橋臂互補的兩路PWM波。

　　4 VerilogHDL設計與仿真

　　根據圖4的原理圖,應用VerilogHDL硬件描述語(yǔ)言進(jìn)行設計。本文選用Altera公司的EPF10K30A系列的CPLD,通過(guò)MAX+PLUSⅡ軟件仿真,圖5所示為A相8路PWM驅動(dòng)信號。波型表明,同一橋臂上下兩路信號在邏輯上滿(mǎn)足互補關(guān)系,并有一定的死區時(shí)間,實(shí)現“先斷后通”,不同橋臂之間的相位正確。

　　圖5 A相PWM仿真波形圖

　　圖6為根據上述原理,利用MATLAB/SIMULINK仿真的相電壓五電平波形,其中調制比為0.9,載波比為32。

　　圖6 相電壓五電平仿真波形

　　5 結束語(yǔ)

　　級聯(lián)型多電平變頻器其PWM驅動(dòng)信號很難由單一的DSP或單片機完成。本文設計的由DSP與CPLD構成的PWM脈沖發(fā)生器較好的解決了這一問(wèn)題,在級聯(lián)型多電平變頻器中有比較好的應用前景。