SOC中多片嵌入式SRAM的DFT實(shí)現方法

摘要：多片嵌入式SRAM的測試一般由存儲器內建自測試MBIST設計來(lái)完成。為了迎接多片SRAM的測試給DFT設計帶來(lái)的挑戰。文中以一款基于SMIC O．13um工藝的OSD顯示芯片為例，從覆蓋率、面積、測試時(shí)間、功耗等方面分析了多片SRAM的MBIST設計，提出了一種可實(shí)現多片SRAM的快速高效可測試設計實(shí)現方法。
關(guān)鍵詞：多片嵌入式SRAM；MBIST；可測試設計

O 引言
隨著(zhù)集成電路的發(fā)展，越來(lái)越多的ASIC和SoC開(kāi)始使用嵌入式SRAM來(lái)完成數據的片上存取功能。但嵌入式SRAM的高密集性物理結構使得它很容易在生產(chǎn)過(guò)程中產(chǎn)生物理故障而影響芯片的良率，所以，SRAM的測試設計顯得尤為重要。對于單片或者數量很小的幾片嵌入式SRAM，常用的測試方法是通過(guò)存儲器內建自測試MBIST來(lái)完成，實(shí)現時(shí)只需要通過(guò)EDA軟件選取相應的算法，并給每片SRAM生成MBIST控制邏輯。但現實(shí)中，大型ASIC和SoC設計常常需要使用很多片SRAM，簡(jiǎn)單采用這種MBIST方法會(huì )生成很多塊MBIST控制邏輯，從而增大芯片面積，增加芯片功耗，甚至加長(cháng)芯片測試時(shí)間。
本文基于MBIST的一般測試方法來(lái)對多片SRAM的可測試設計進(jìn)行優(yōu)化，提出了一種通過(guò)一個(gè)MBIST控制邏輯來(lái)實(shí)現多片SRAM的MBIST測試的優(yōu)化方法。

1 MBIST介紹
MBIST意即存儲器內建自測試(Memory Build In Self Test)，是目前業(yè)界用來(lái)測試存儲器的一種常見(jiàn)方法，其原理是通過(guò)多次反復讀寫(xiě)SRAM來(lái)確定其是否存在制造中的缺陷。MBIST的EDA工具可針對內嵌存儲器自動(dòng)創(chuàng )建BIST邏輯，它支持多種測試算法的自動(dòng)實(shí)現(常用算法為March C+)，并可完成BIST邏輯與存儲器的連接。此外，MBIST結構中還可包括故障自動(dòng)診斷功能，方便故障定位和特定測試向量的開(kāi)發(fā)。MB-IST的基本結構如圖1所示。

整個(gè)SRAM和MBIST控制邏輯構成的整體只是在原有SRAM端口的基礎上增加了復位信號rst_n和bist_start信號(為高表示開(kāi)始測試)兩個(gè)輸入信號，同時(shí)增加了test_done(為高表示測試完成)、fail_h(為高表示出現故障)、addr_er(fail_h為高時(shí)輸出的故障地址有效)等三個(gè)輸出信號。