FPGAs的DSP性能分析

　FPGA在高性能數字信號處理領(lǐng)域越來(lái)越受關(guān)注，如無(wú)線(xiàn)基站。在這些應用中， FPGAs通常被用來(lái)和DSP處理器并行工作。有更多的選擇當然是好的，但這也意味著(zhù)系統設計師需要一個(gè)確切的FPGAs及高端DSP信號處理器性能參數圖。不幸的是，常用的參數圖在這種情況下都是不可靠的。

　　例如，由于數字信號處理應用程序主要依賴(lài)于乘法累加器( MAC )操作， DSP處理器供應商和FPGA供應商通常將MACs每秒最高運轉速度作為數字信號處理器性能好壞最簡(jiǎn)單的評判方式。但僅僅通過(guò)MAC吞吐量來(lái)預測數字信號處理性能是有失公平的，對FPGA和DSP也一樣。這里有幾個(gè)原因。

　　MAC計算出來(lái)的FPGA性能指數總是假設硬連線(xiàn)的數字信號處理部件是在其最高時(shí)鐘速率運行的。在實(shí)踐中，典型的FPGA設計將采用較低的速度。另一方面，使用硬連線(xiàn)原理并不是在FPGA上執行實(shí)現MAC的唯一方法;另外MAC吞吐量可以通過(guò)使用可編程邏輯資源和分布式算法來(lái)實(shí)現。此外，并不是所有的信號處理算法都采用MAC密集型。例如，Viterbi譯碼，是電信應用中的一個(gè)關(guān)鍵的DSP算法，并沒(méi)有用到MAC系統。

　　另一種用來(lái)評估信號處理性能的辦法，是使用普通的DSP功能(如FIR濾波器) 。但是，這種辦法也有缺點(diǎn)。其中一個(gè)問(wèn)題是，每個(gè)供應商通常使用不同的執行方式來(lái)執行這些功能，也許是使用不同的數據寬度、不同的算法或不同的執行參數(如延遲)。這意味著(zhù)，從不同的供應商得出的結論一般都沒(méi)有可比性。此外，小的內核功能通常不能作為有效的FPGA基準，因為在完整的FPGA應用中執行一個(gè)功能的方法往往是完全不同于你單獨執行的功能。 (相對于處理器，這些小基準通常在預測總體的DSP應用程序性能時(shí)表現不錯。 )此外，經(jīng)過(guò)處理器或FPGA供應商執行的基準往往缺乏獨立的核查，因此工程師很難對幾種設備作出比較。

　　幾年前BDTI公司就意識到建立獨立性是日益迫切需要的，確切來(lái)說(shuō)，面向數字信號處理應用采用蘋(píng)果對蘋(píng)果的方式來(lái)比較FPGA和處理器。 (見(jiàn)側欄：什么是BDTI ?)為了滿(mǎn)足這一需要， BDTI開(kāi)發(fā)出一種新的面向應用的基準， BDTI通訊基準( OFDM )? ，這是基于正交頻分復用( OFDM )接收器。

　　最近BDTI用BDTI通訊基準( OFDM )來(lái)評估一些新的高性能FPGAs和DSP處理器。整套的標準測試結果和分析，現刊載于BDTI的報告“DSP的FPGAs實(shí)現：第二版”。圖1顯示樣品歸一化，賽靈思SX25和典型的高性能DSP處理器的低成本結果。

　　正如該圖所示， BDTI公司的標準測試結果提供了一個(gè)戲劇性的證明，在高性能DSP應用中使用FPGAs有潛在的成本優(yōu)勢——基于這一基準，SX25比一般的高性能DSP處理器更符合成本效益，而且不止一個(gè)數量級。

　　設計人員還需要了解所選擇的處理引擎，將如何影響它們的發(fā)展流程、實(shí)施工作和系統設計。出于這個(gè)原因， BDTI的報告探討了質(zhì)的因素，該因素影響決定是否使用一個(gè)FPGA ，數字信號處理，或兩者兼施，并提供指導如何作出明智的選擇。該報告強調的關(guān)鍵開(kāi)放性問(wèn)題，這將影響FPGA在高端的DSP應用的長(cháng)期成功，如FPGA的能量效率和FPGAs的新高層次合成工具的效率。