利用布線(xiàn)技巧提高嵌入式系統PCB的信號完整性

過(guò)孔的寄生電容給電路造成的影響主要是使數字信號上升沿減慢或變差，降低了電路的速度。過(guò)孔的寄生電容值越小，影響越小。若過(guò)孔在鋪底層上的隔離孔直徑為DG，過(guò)孔焊盤(pán)的直徑為Dv，PCB厚度為H，板基材料介電常數為ε，則過(guò)孔寄生電容C的大小近似于：

過(guò)孔寄生電感的主要影響是降低了電源旁路電容的有效性，使整個(gè)電源供電濾波效果變差。若L為過(guò)孔的寄生電感，h是過(guò)孔的長(cháng)度，DH是中心鉆孔的直徑，則可以用下面的公式來(lái)簡(jiǎn)單計算一個(gè)過(guò)孔近似的寄生電感：

從上式可以看出，過(guò)孔直徑對電感的影響較小，過(guò)孔長(cháng)度對電感影響較大。在PCB中，通常旁路電容一端通過(guò)一個(gè)通孔連接到地平面，另一端也通過(guò)一個(gè)通孔連接到電源平面，因此通孔電感的影響會(huì )增加1倍。
2．3 傳輸線(xiàn)拐角對傳輸通道信號完整性問(wèn)題的貢獻
當信號沿均勻連線(xiàn)傳播時(shí)，不會(huì )產(chǎn)生反射和傳輸信號的失真。但傳輸線(xiàn)上的拐角會(huì )使傳輸線(xiàn)處的阻抗發(fā)生變化，致使信號出現部分反射和失真。根據導線(xiàn)單位長(cháng)度電容C1(單位：pF／in)，導線(xiàn)線(xiàn)寬ω(單位：in)，可通過(guò)下面公式簡(jiǎn)單估算每個(gè)拐角的寄生電容Ccorner：

在高密度電路板中信號線(xiàn)線(xiàn)寬較窄時(shí)，其拐角的寄生電容量引起的時(shí)延累加一般不太可能對信號完整性有很大影響。但對于高頻敏感電路，如高頻時(shí)鐘線(xiàn)路，應考慮拐角寄生電容所產(chǎn)生的累加效應。

3 利用布線(xiàn)技巧抑制信號完整性問(wèn)題
當信號從驅動(dòng)源輸出時(shí)，構成信號的電流和電壓將互連線(xiàn)看作一個(gè)阻抗網(wǎng)絡(luò )。當信號沿阻抗網(wǎng)絡(luò )傳播時(shí)，它不斷感受到互連線(xiàn)所引起的瞬態(tài)阻抗變化。如果信號感受到的阻抗保持不變，則信號不失真。一旦阻抗發(fā)生變化，信號就會(huì )在變化處產(chǎn)生反射，并在通過(guò)互連線(xiàn)的剩余部分時(shí)發(fā)生失真。如果阻抗改變程度足夠大，失真就會(huì )導致錯誤的觸發(fā)。在信號完整性?xún)?yōu)化設計過(guò)程中，一個(gè)重要的設計目標就是：將所有的互連線(xiàn)都設計成均勻傳輸線(xiàn)，并減少所有非均勻傳輸線(xiàn)的長(cháng)度，讓整個(gè)網(wǎng)絡(luò )中的信號所感受到的阻抗保持不變?；诖?，可以歸結出一些利用布線(xiàn)技巧抑制信號完整性問(wèn)題的方法：印制導線(xiàn)的走線(xiàn)形狀不要纏結、分支或硬拐角，盡量避免T形線(xiàn)和樁線(xiàn)；盡量保持同一網(wǎng)絡(luò )信號線(xiàn)的線(xiàn)寬，減少線(xiàn)寬變化；減少傳輸線(xiàn)長(cháng)度，增大導線(xiàn)寬度；要盡量增大導線(xiàn)間的距離；盡量減少高速信號線(xiàn)的過(guò)孔及拐角，減少信號線(xiàn)的層間轉換；合理選擇過(guò)孔的尺寸大??；減小信號環(huán)路面積及環(huán)路電流?？傊?，任何改變橫截面或網(wǎng)絡(luò )幾何形狀的特征都會(huì )改變信號所感受到的阻抗。布線(xiàn)中減少信號完整性問(wèn)題的重點(diǎn)就是減少傳輸線(xiàn)上的阻抗突變，讓整個(gè)網(wǎng)絡(luò )中的信號所感受到的阻抗保持不變。

4 結語(yǔ)
隨著(zhù)嵌入式系統的發(fā)展，信號完整性成為嵌入式系統PCB設計中的一項極其重要的內容，影響著(zhù)整個(gè)PCB設計的成敗。在電路確定、元器件選定、PCB布局確定的情況下，可通過(guò)布線(xiàn)技巧來(lái)抑制信號完整性問(wèn)題的出現，提高PCB的可靠性，將信號完整性問(wèn)題引發(fā)的損失降到最低。