基于DSP＋ARM架構的協(xié)議轉換器設計

摘要：介紹基于DSP＋ARM架構協(xié)議轉換器的系統組成及其工作原理，給出了DSP通過(guò)EMIF接口與FPGA無(wú)縫連接的接口實(shí)現，DSP通過(guò)HPI接口與ARM高速接口的實(shí)現，以及基于ARM的高速以太網(wǎng)接口。簡(jiǎn)要介紹了基于嵌入式操作系統；uClinux的網(wǎng)絡(luò )編程，給出了實(shí)驗結果。

　　在測試飛行控制組件時(shí)，遙測接收設各離信息處理中心較遠，而被測數據量又極大，如果采用傳統的專(zhuān)線(xiàn)傳輸遙測數據，則傳輸時(shí)間需幾個(gè)小時(shí)，無(wú)法滿(mǎn)足快速處理的要求。因此，需要研制一種協(xié)議轉換器，用來(lái)完成被測數據無(wú)損、實(shí)時(shí)、遠距離地與遠程上位機進(jìn)行通信，并能接收上位機的控制指令，實(shí)現工作狀態(tài)的遠程交互，而測試人員通過(guò)上位機的人機界面就可以完成所有測試。

　　1、系統組成及工作原理

　　考慮到系統實(shí)時(shí)性和可靠性的要求，選擇以太網(wǎng)口作為協(xié)議轉換器與遠程上位機的數據轉發(fā)接口、以高速串口作為控制口的通信方式，采用DSP＋ARM架構的硬件解決方案。系統框圖如圖1所示?；竟ぷ髟恚?a class="contentlabel" href="http://dyxdggzs.com/news/listbylabel/label/FPGA">FPGA作為數據預處理器，完成并行數據到串行數據的轉換等數據預處理任務(wù)；DSP讀取FPGA處理后的數據并完成數據壓縮；ARM作為中央處理控制器，主要從DSP系統中讀取已經(jīng)編碼的數據并通過(guò)以太網(wǎng)完成與上位機實(shí)時(shí)通信的任務(wù)。上位機按照數據傳輸協(xié)議、產(chǎn)品的數據遙測協(xié)議解調出各類(lèi)物理變量，記錄并存儲。

圖1協(xié)議轉換器系統框圖

　　測試人員通過(guò)上位機完成工作狀態(tài)的遠程設置與查詢(xún)信息交互的任務(wù)。

　　2、硬件設計

　　2．1 TMS32OC6416及其外圍電路設計

　　DSP芯片選用TI公司的TMS320C6416。這是TI公司推出的高速定點(diǎn)DSP，它擁有處理能力強大的CPU、高達1 MB的RAM及豐富的外設接口。外設包括為CPU訪(fǎng)問(wèn)外圍設備提供無(wú)縫接口的靈活的外部存儲器接口EMIFA和EMIFB，一個(gè)使得DSP很容易通過(guò)PCI接口無(wú)縫連接到具有PCI功能的外部主CPU上的PCI接口，一個(gè)16／32 bit寬的異步并行接口HPI（和Pal共用相同的引腳），一個(gè)提供64 bit數據通道訪(fǎng)問(wèn)的增強型EDMA等。TMS320C6416采用3．3 V和1．4 V電源供電，其中I／O采用3．3 V電源供電，內核采用1，4 V電源供電。TMS320C6416有符合IEEE1149，1標準的JTAG標準測試接口及相應的控制器，從而可以通過(guò)仿真器把DSP系統與PC機相連，進(jìn)行在線(xiàn)調試。

　　2．1．1 DSP與SDRAM、Flash的接口電路

　　DSP處理器TMS320C6416對外有2個(gè)EMIF總線(xiàn)接口，分別是寬64 bit的EMIFA和寬16 bit的EMIFB。EMIFA接口具各與8、16、32、64 bit系統接口的功能，EMIFB接口端口支持8 bit和16 bit系統。EMIFA分成ACE0～ACE3四個(gè)存儲空間，每個(gè)存儲空間可以獨立配置，無(wú)縫連接多種類(lèi)型的存儲器（如SRAM、Flash RAM、DDR RAM）。

　　為了提高系統運行速度，外擴兩片SDRAM芯片作為程序的運行空間、數據及堆棧區。SDRAM芯片選用同步存儲器MT48LC2M32B2TG，其容量為2 M×32 bit。TMS－320C6416通過(guò)EMIFA接口實(shí)現與兩片SDRAM芯片的無(wú)縫連接。

　　TMS320C64l6內部沒(méi)有Flash存儲器，為了形成獨立的系統，采用外部擴展Flash存儲器AM29LV400B存儲程序。系統復位時(shí)，從Flash中加載程序。TMS320C6416通過(guò)EMIFB接口實(shí)現與Flash芯片的無(wú)縫連接。

　　2．1．2 DSP與FPGA的接口電路

　　由于DSP處理器TMS320C6416的采樣速度及存儲空間受到自身約束限制，所以數據的采集、流向控制和數據預處理等任務(wù)由FPGA完成。FPGA芯片選用Xilinx公司低成本現場(chǎng)可編程門(mén)陣列Spartan －3E系列中的XC3S500E。XC3S500E芯片集成有⒛個(gè)Block RAM，每個(gè)RAM塊中的18 Kbit的模塊存儲器是完全同步、真正的雙端存儲器。用戶(hù)可獨立地從每個(gè)端口讀出或向每個(gè)端口寫(xiě)人（但同一地址不能同時(shí)進(jìn)行讀和寫(xiě)）。另外，每個(gè)端口都有一個(gè)獨立的時(shí)鐘，并且對每個(gè)端口的數據寬度都可以獨立進(jìn)行配置。