基于DSP＋ARM架構的協(xié)議轉換器設計

　　在該協(xié)議轉換器中，DSP通過(guò)EMIFA接口連接到FPGA，實(shí)現DSP與FPGA Block RAM的無(wú)縫連接，從而使得DSP與FPGA之間的通信問(wèn)題轉化為DSP對其EMIFA外設的訪(fǎng)問(wèn)，達到了提高系統實(shí)時(shí)性的目的。為了保持FPGA與DSP之間的同步，FPGA的時(shí)鐘直接由DSP內部的鎖相環(huán)提供。DSP處理器TMS320C6416與FPGA的接口示意圖如圖2所示。

圖2 TMS320C64l6與FPGA接口示意圖

　　2．2 S3C451OB及其外圍電路設計

　　ARM芯片選用Samsung公司的S3C4510B。S3C4510B是基于以太網(wǎng)應用的高性?xún)r(jià)比16／32 bit RISC微控制器，內含一個(gè)由ARM公司設計的16／32 bit ARMTTDMI RISC處理器核。S3C4510B提供了一套比較完整的通用的外圍設備，從而使得整個(gè)系統消耗最小。正是因為它具有很多常用的功能模塊，所以也免去了添加配置附加設各的麻煩。芯片上集成的功能主要包括以下幾個(gè)方面田：3．3 V ARM內核和3．3 V外部I／O，具有50 MHz時(shí)鐘頻率的微處理器；8 KB的Cache／SRAM；一個(gè)10／100 Mb／s以太網(wǎng)控制器，MII接口；2個(gè)HDLC通道，每個(gè)通道可支持10 Mb／s；2個(gè)UART通道，2個(gè)DMA通道，2個(gè)32 bit定時(shí)／計數器；1個(gè)通道IIC接口，18個(gè)可編程I／O口；中斷控制器，支持21個(gè)中斷源，包括4個(gè)外部中斷；支持SDRAM、SRAM、Flash等；具有擴展外部總線(xiàn)和JTAG接口，支持軟件開(kāi)發(fā)及硬件調試。

　　本設計選用ARM微控制器S3C4510B是因其集成有以太網(wǎng)控制器和極強的外圍擴展能力。S3C4510B以及其外圍芯片Flash、SDRAM組成了整個(gè)系統的核心，負責控制和協(xié)調各模塊工作，并實(shí)現與遠程上位機的以太網(wǎng)通信。本設計對S3C4510B內部SDRAM和ROM進(jìn)行了擴充。采用兩片SDRAM芯片HY57V641620并聯(lián)構建32 bit的SDRAM存儲系統；采用一片Flash芯片HY29LV160構建16 bit的Flash存儲器系統。

　　2．2.1 ARM與DSP的接口電路

　　由于A(yíng)RM微控制器要實(shí)現整個(gè)系統的協(xié)調控制和網(wǎng)絡(luò )功能，DSP處理器要執行復雜計算，因此需要實(shí)現ARM和DSP之間的數據交換。從某種程度上來(lái)說(shuō)，ARM和DSP之間數據交換的速度決定了整個(gè)系統的運行速度和性能。

　　DSP處理器TMS320C6416集成了一個(gè)16/32 bit寬的主機接口HPI，HPI通過(guò)復位時(shí)的自舉和器件配置引腳HD5選擇采用HPI16或HPI32。UPI具有兩條地址線(xiàn)HCNTRL［1：0］，負責對HPI的內部寄存器尋址。HPI只有三個(gè)32 bit內部寄存器，分別是控制寄存器HPIC、地址寄存器HPIA和數據寄存器HPID。只需對上述三個(gè)寄存器進(jìn)行相應的讀寫(xiě)操作，就能完成對DSP內存空間的訪(fǎng)問(wèn)。

　　由于A(yíng)RM微控制器S3C45l0B中沒(méi)有完全符合DSP處理器TMS320C6416 HPI接口時(shí)序的外部接口可以直接使用，因此選用S3C4510B中時(shí)序最接近HPI接口時(shí)序的外部I/0接口與TMS320C6416進(jìn)行連接。TMS320C6416與S3C4510B的接口示意圖如圖3所示。由圖3可知，TMS320C6416與S3C4510B通過(guò)單獨的32 bit數據線(xiàn)HD0～HD31和8條控制線(xiàn)進(jìn)行連接。S3C4510B通過(guò)HPI訪(fǎng)問(wèn)DSP內部的RAM以及其他一些外部資源。在整個(gè)ARM與DSP通過(guò)HPI進(jìn)行通信和數據交換的過(guò)程中，除了中斷ARM和清除ARM發(fā)過(guò)來(lái)的中斷需要DSP本身參與外，其他操作中DSP都處于被動(dòng)地位。所以對于A(yíng)RM來(lái)說(shuō)，DSP就相當于一片外接的SDRAM。