基于FPGA和硬件描述語(yǔ)言Verilog的液晶顯示控制器的設計

　　在ISE6．3環(huán)境下完成控制器設計后，在MODELSIM6．1b環(huán)境下完成仿真測試，波形如圖3所示。

　　仿真波形結果符合設計要求。完成仿真后，經(jīng)過(guò)綜合實(shí)現，生成編程文件并且通過(guò)下載軟件實(shí)現對Xilinx公司FPGA器件XC3S200編程，并用泰克邏輯分析儀TLA721分析測試，所得結果如圖4所示。

　　圖4中各控制信號之間的時(shí)序關(guān)系完全符合設計要求。測得一個(gè)CP脈沖周期為500ns，在每行結束處有40個(gè)CP脈沖周期約20μs的空白信號；LP周期為60μs，高電平持續時(shí)間為500 ns，即一個(gè)CP周期；FLM周期為14．28 ms，約為70 Hz，高電平持續時(shí)間為60μs，即1個(gè)LP周期。測試結果表明，本設計液晶控制器完全符合LCM對控制信號的要求。

　　結語(yǔ)

　　利用硬件描述語(yǔ)言Verilog設計LCM控制器的方法，具有減小電路板尺寸、易于集成到片上系統、縮小系統體積、方便修改、適應不同液晶顯示器等特點(diǎn)，具有很好的可重用性；同時(shí)也是后續開(kāi)發(fā)其他種類(lèi)液晶顯示控制器的基礎。

　　本液晶顯示控制器與MCU組成顯示系統后，MCU將顯示數據寫(xiě)入SRAM中，控制器將顯示數據讀出并與控制信號同步送入LCM中，很好地實(shí)現了圖形顯示。表明該液晶顯示控制器成功地替代了傳統的ASIC液晶控制器，具有良好的應用前景。