嵌入式零功耗系統設計研究
加入技術(shù)交流群
2.1 CMOS工藝的電路基礎
數字電路從TTL工藝轉向CMOS工藝，對電路功耗特性產(chǎn)生最大影響的是靜動(dòng)態(tài)(靜態(tài)是0、1的恒定狀態(tài)，動(dòng)態(tài)是0、1的跳變狀態(tài))功耗特性的根本差異。正是這一差異誕生了電路系統功耗管理的概念與技術(shù)。圖3是TTL電路和CMOS電路靜動(dòng)態(tài)功耗特性。圖3(a)為T(mén)TL功耗特性，圖3(b)為CMOS電路功耗特性。TTL電路為電流注入型電路，靜動(dòng)態(tài)電流相近；而CMOS電路為壓控型電路，只在動(dòng)態(tài)下才消耗電流，靜態(tài)電流為泄漏電流，理想情況下靜態(tài)電流為零。根據數字電路的有效操作態(tài)只表現為電路的動(dòng)態(tài)情況，那么，只有CMOS電路才能提供按有效操作時(shí)空占空比實(shí)施功耗管理，而且指出了CMOS電路功耗管理的基本原則就是系統的最大靜態(tài)化設計。對于功耗管理無(wú)法企及的微觀(guān)時(shí)空占空比，CMOS電路靜、動(dòng)態(tài)特性能自動(dòng)保證非有效操作時(shí)的極微功耗(電路泄漏形成的功耗)狀態(tài)。
本文引用地址：http://dyxdggzs.com/article/151233.htm
2.2 嵌入式系統的實(shí)時(shí)功耗管理能力
嵌入式系統實(shí)時(shí)功耗管理能力，表現在能保證按照系統有效操作時(shí)空占空比來(lái)實(shí)現系統時(shí)空的最大靜態(tài)化運行。其中核心的技術(shù)是系統中時(shí)鐘與信號流的控制與調度。在系統無(wú)效操作的時(shí)間和區域上，終止時(shí)鐘運行或進(jìn)入，禁止開(kāi)關(guān)、脈沖信號進(jìn)入。
2.3 外圍器件功耗管理功能的保證
零功耗系統中所有的器件，包括處理器及外圍器件，都必須具備功耗管理功能。目前，CMOS的各類(lèi)微處理器都具備有十分完善的低功耗模式。CMOS外圍器件中，有一部分具有自動(dòng)的零功耗管理，不必微處理器的介入；許多CMOS外圍器件都具有外部引腳控制或編程控制的功耗管理功能。
2.4 電源管理的輔助技術(shù)
由于CMOS電路的靜動(dòng)態(tài)功耗特性，CMOS電路的功耗管理遵循供電狀態(tài)下的最大靜態(tài)化原則。無(wú)論系統中的主器件還是外圍器件的功耗管理都與指令控制相匹配，不必顧慮功耗轉換的過(guò)渡過(guò)程。但當系統中不可避免地出現一些非CMOS功耗特性電路(如傳感器供電電路)或一些模擬電路時(shí)，這些電路的功耗管理則須依靠電源供電管理方式。即這些電路退出有效操作時(shí)，關(guān)閉電源；待進(jìn)入有效操作前開(kāi)啟供電線(xiàn)路。由于電路的時(shí)間常數，這些電路電源達到額定工作值或者進(jìn)而啟動(dòng)時(shí)鐘工作時(shí)，會(huì )有一個(gè)過(guò)渡期，不能即開(kāi)即用，會(huì )給應用管理程序設計帶來(lái)問(wèn)題。
當前，嵌入式應用系統已走向全面CMOS化，嵌入式處理器中提供了由指令管理的多種低功耗模式，外圍器件設置有許多低功耗控制功能，加上具有可局部關(guān)斷功能的分布式供電體系以及電源總線(xiàn)開(kāi)關(guān)等，為零功耗系統設計提供了十分現實(shí)的基礎。
3 零功耗系統設計基本內容
按照最大靜態(tài)化設計的基本原則，零功耗系統設計必須有最小量有效操作時(shí)空占空比的任務(wù)規劃，設計出相應的硬件支持電路，并實(shí)現按有效操作時(shí)空占空比的功耗管理軟件支持。因此，零功耗系統設計貫穿了應用系統設計的全過(guò)程。
3.1 最小量有效操作時(shí)空占空比的任務(wù)規劃
理論上講，每個(gè)嵌入式系統都具有高諧小量的有效操作時(shí)空占空比；但若不認真將有效操作與無(wú)謂等待精細區分，而將有效操作與無(wú)效操作混在一起，就不可能實(shí)現系統的最大靜態(tài)化管理。
評論