H.264視頻編碼器在DSP上的實(shí)現與優(yōu)化

⑵ 定義一個(gè)可被匯編優(yōu)化器優(yōu)化的線(xiàn)性匯編代碼段的偽指令：

　　label .proc [ reg1,[reg2,…] ]

.endproc [ reg1,[reg2,…] ]

　　線(xiàn)性匯編優(yōu)化時(shí)還需要考慮以下幾個(gè)方面：① 平均分配使用功能單元，提高代碼的并
行度。② 使流水線(xiàn)核心循環(huán)的時(shí)鐘周期數昀小。

4 實(shí)驗結果

　　經(jīng)過(guò)以上各種算法優(yōu)化后，基于DSP硬件平臺DM642 EVM的H.264編碼算法的性能得到了極大提高。實(shí)驗中采用Foreman、Container、News三個(gè)H.264標準測試序列，分別代表高、中、低運動(dòng)格式，采用IPP編碼模式，對優(yōu)化前后的算法進(jìn)行了測試。

　　表3給出了優(yōu)化前后對各種標準測試序列進(jìn)行編碼后的測試結果，算法優(yōu)化在保證圖象質(zhì)量的前提下，極大提高了編碼速度，視頻圖象較好地實(shí)現了實(shí)時(shí)性編碼要求。

　　本文重點(diǎn)探討了H.264視頻編碼算法在DM642 EVM硬件平臺上的實(shí)現和優(yōu)化，經(jīng)過(guò)優(yōu)化后算法具有較好的實(shí)現性和實(shí)時(shí)性。在此基礎上，還可以在調整代碼結構方面進(jìn)行優(yōu)化，使其更加適合DSP的指令系統。此外還可以更合理的利用TMS320DM642芯片的結構和豐富的外部接口，更高效的實(shí)現編解碼器算法。