基于PicoBlaze軟核的TFT液晶顯示控制

PicoBlaze的匯編程序經(jīng)匯編工具KCPSM3．exe編譯后，將其程序代碼填充到由BLOCK RAM組成的程序ROM中，在FPGA邏輯設計中，將程序ROM和PicoBlaze模塊KCPSM3的對應引腳相連即可。鎖存譯碼單元在每個(gè)有效時(shí)鐘沿，在WRITE_STROBE的使能控制下對PORT_ID進(jìn)行譯碼，并將OUT_PORT上的數據鎖存到相應的寄存器中。本設計包含3個(gè)端口，分別是數據線(xiàn)高8位DATA_H、數據線(xiàn)低8位DATA_L和控制線(xiàn)CTRL，其中CTRL的bit0～bit4分別表示RS、RD、RESET、WR和CS。
在FPGA邏輯中完成PieoBlaze的例化和相關(guān)邏輯設計后，即可用Xilinx的集成開(kāi)發(fā)工具ISE進(jìn)行綜合、實(shí)現和下載驗證。綜合結果顯示，本設計共占用了102個(gè)Slice和1個(gè)RAMBl6S單元，僅占XC2VP30-7FF896總Slice數和BRAM單元的1％。最后，將生成的比特流下載到Xilinx XUP Virtex-II PRO開(kāi)發(fā)板上進(jìn)行驗證。結果表明，能夠正確驅動(dòng)TFT液晶顯示單種或多種顏色，達到了預期目標。經(jīng)測算，當系統時(shí)鐘為50 MHz時(shí)，全屏刷新一次約需55．4 ms，具有較高的實(shí)時(shí)性。如果將系統時(shí)鐘提高到100 MHz，還可以進(jìn)一步加快刷新速度。

結語(yǔ)
本文設計的基于PicoBlaze軟核的TFT液晶顯示控制方案，已在XilinxXUP Virtex-II PRO開(kāi)發(fā)板上進(jìn)行了驗證，取得了良好的效果。通過(guò)本設計方案可以看出，PicoBlaze是一個(gè)功能強大、應用靈活的8位嵌入式軟核處理器，可用于實(shí)現非關(guān)鍵時(shí)序的復雜控制功能，而其他關(guān)鍵時(shí)序和數據通道功能則需FPGA邏輯來(lái)實(shí)現，二者有機結合將使得系統設計更加方便、靈活。