高速轉換器時(shí)鐘分配器件的端接
端接不當使回聲的幅度隨著(zhù)時(shí)間而變化,因此t也會(huì )隨時(shí)間變化。端接的時(shí)間常數也會(huì )影響回聲脈沖的形狀和寬度?;谝陨显?,反射引起的附加抖動(dòng),從形狀看類(lèi)似增加經(jīng)典抖動(dòng)的高斯特性。為了避免抖動(dòng)和時(shí)鐘質(zhì)量降低的不利影響,需要使用表1中總結的恰當信號端接方法。Z0是傳輸線(xiàn)的阻抗;ZOUT 是驅動(dòng)器的輸出阻抗,ZIN 是接收器的輸入阻抗。僅顯示CMOS和PECL/LVPECL電路。
表1. 時(shí)鐘端接
表1. 時(shí)鐘端接
方法 | 描述 | 優(yōu)勢 | 弱點(diǎn) | 備注 |
串行端接 | CMOS ![]() 實(shí)際上,因為阻抗會(huì )隨頻率動(dòng)態(tài)變化,難以達到阻抗匹配,所以緩沖器輸出端可以省去電阻(R)。 | 低功耗解決方案(沒(méi)有對地的吸電流) 很容易計算R的值 R (Z0 – ZOUT). | 上升/下降時(shí)間受RC電路的影響,增加抖動(dòng)。 只對低頻信號有效。 | CMOS驅動(dòng)器 不適合高頻時(shí)鐘CMOS drivers.信號。 適合低頻時(shí)鐘信號和非常短的走線(xiàn)。 |
下拉電阻 | CMOS ![]() | 非常簡(jiǎn)單(R = Z0) | 高功耗 | 不推薦 |
LVPECL ![]() | 簡(jiǎn)單的3電阻解決方案。 就節能而言稍好一點(diǎn),相對于4電阻端接來(lái)說(shuō)節省一個(gè)電阻。 | 推薦。 端接電阻盡可能靠近PECL接收器放置。 | ||
交流端接 | CMOS ![]() | 沒(méi)有直流功耗。 | 為避免較高功耗,C應該很小,但也不能太小而導致吸電流。 | |
LVPECL ![]() | 交流耦合允許調整偏置電壓。避免電路兩端之間的能量流動(dòng)。 | 交流耦合只推薦用于平衡信號(50%占空比的時(shí)鐘信號)。 | 交流耦合電容的ESR值和容值應該很低。 | |
電阻橋 | CMOS ![]() | 功耗實(shí)現合理的權衡取舍。 | 單端時(shí)鐘用兩個(gè)器件。 | |
LVPECL ![]() | 差分輸出邏輯用4個(gè)外部器件。 | 3.3V LVPECL驅動(dòng)器廣泛應用端接。 |
相關(guān)推薦
-
-
-
★被水淹死的魚(yú)★ | 2002-08-08
-
-
hpnet | 2002-07-15
-
-
-
hpnet | 2002-05-17
-
-
-
hpnet | 2002-06-05
-
-
技術(shù)專(zhuān)區
- FPGA
- DSP
- MCU
- 示波器
- 步進(jìn)電機
- Zigbee
- LabVIEW
- Arduino
- RFID
- NFC
- STM32
- Protel
- GPS
- MSP430
- Multisim
- 濾波器
- CAN總線(xiàn)
- 開(kāi)關(guān)電源
- 單片機
- PCB
- USB
- ARM
- CPLD
- 連接器
- MEMS
- CMOS
- MIPS
- EMC
- EDA
- ROM
- 陀螺儀
- VHDL
- 比較器
- Verilog
- 穩壓電源
- RAM
- AVR
- 傳感器
- 可控硅
- IGBT
- 嵌入式開(kāi)發(fā)
- 逆變器
- Quartus
- RS-232
- Cyclone
- 電位器
- 電機控制
- 藍牙
- PLC
- PWM
- 汽車(chē)電子
- 轉換器
- 電源管理
- 信號放大器
評論