一種新型掃頻儀的設計

摘要 選用了一種基于DSP與FPGA結構的新型射頻掃頻儀的設計方案，重點(diǎn)討論了其掃頻信號源的設計。分析了頻率合成技術(shù)的發(fā)展趨勢，介紹了PLL技術(shù)和DDS技術(shù)的原理，并在此基礎上給出了以PLL+DDS方式實(shí)現的掃頻信號源設計。
關(guān)鍵詞 DSP；掃頻儀；PLL；DDS

頻率特性分析儀即掃頻儀是在示波器基礎上發(fā)展起來(lái)的一種頻率特性圖示儀，在工程實(shí)踐和科學(xué)實(shí)驗中都有著(zhù)廣泛的應用，是現代信息產(chǎn)業(yè)中一種重要的電子測量?jì)x器。隨著(zhù)現代電子信息技術(shù)的飛速發(fā)展，掃頻儀也向著(zhù)數字化、小型化、智能化的方向發(fā)展。DSP、FPGA等技術(shù)的應用，解決了傳統掃頻儀體積龐大、操作繁瑣、分立元件多、價(jià)格昂貴等問(wèn)題。

1 掃頻儀系統設計
該系統的設計主要由控制及數據處理電路、掃頻信號源電路、幅度檢測電路、相位檢測電路、鍵盤(pán)輸入及顯示電路構成?？刂萍皵祿幚黼娐凡捎肈SP+FPGA的結構設計，DSP具有強大的數據處理能力、較高的運行速度和穩定的性能，而FPGA容量大，靈活性強，能夠進(jìn)行編程、除錯、再編程和重復操作，可以充分地進(jìn)行設計開(kāi)發(fā)和驗證。因此由DSP芯片和FPGA可編程邏輯器件所組成的控制及數據處理模塊外圍電路少，運算速度快。

DSP作為主控芯片完成整個(gè)系統的控制及采集后的數據處理，FPGA的應用使DSP接口控制簡(jiǎn)單容易實(shí)現。編寫(xiě)DSP程序，可以設置頻率起止點(diǎn)和步進(jìn)，完成頻率掃描。

2 DDS+PLL結構頻率合成法原理
2．1 頻率合成技術(shù)
頻率合成是由一個(gè)或幾個(gè)參考頻率源產(chǎn)生一個(gè)或多個(gè)頻率的系統元件的組合。隨著(zhù)技術(shù)的進(jìn)步，尤其是迅速發(fā)展的通信領(lǐng)域對于頻率精度和穩定度的要求越來(lái)越高，頻率合成技術(shù)也受到了越來(lái)越多的挑戰?？偟貋?lái)說(shuō)，頻率合成技術(shù)的發(fā)展經(jīng)過(guò)了3個(gè)階段：(1)直接頻率合成技術(shù)；(2)鎖相頻率合成技術(shù)(PLL)；(3)直接數字頻率合成技術(shù)(DDS)。
直接頻率合成由于采用了大量的混頻、分頻、倍頻和濾波，使得頻率合成器體積龐大、成本高、不易調試、指標難以達到需求，已逐漸被模擬或數字鎖相環(huán)頻率合成技術(shù)代替。