高性能32位移位寄存器單元的設計

1 引言

　　本文給出了一種可用于32位以上CPU執行單元的移位寄存器電路，并針對CISC指令集INTEL X86進(jìn)行了優(yōu)化(由于RISC指令集中移位類(lèi)指令實(shí)現比較簡(jiǎn)單，故沒(méi)有在文中討論);采用指令預處理的技術(shù)和通過(guò)冗余位，能很方便的實(shí)現帶進(jìn)位標志 CF移位和設置CF位，并使得每條移位指令的平均執行速度為兩個(gè)指令周期。它有效地提高了CPU對移位類(lèi)指令的執行性能，并且作為一個(gè)基本的內核單元能很方便地移植到不同指令集(RISC或 CISC)的CPU設計之中。

　　2 32位CPU中執行單元總體結構

　　我們所設計的32位CPU的執行部分采用雙總線(xiàn)結構，數據總線(xiàn)(Abus，Bbus)的寬度是32位。由于移位類(lèi)指令如果用ALU進(jìn)行實(shí)現的話(huà)，必然會(huì )耗費太多的CPU周期，為實(shí)現在一個(gè)指令周期內對32位數據進(jìn)行任意位的移位操作，因此有必要在執行單元中設計專(zhuān)用硬件移位寄存器，在執行移位類(lèi)指令時(shí)由它進(jìn)行32位數據的移位。

　　圖1給出了32位CPU執行單元總體結構數據流結構簡(jiǎn)圖，并省略了所有控制信號。圖中Abus為雙向32數據總線(xiàn)，Bbus為單向32位數據總線(xiàn)。由于考慮到要實(shí)現INTEL X86系列所有的移位類(lèi)指令(RCR，RCL，ROR，ROL等)，所以移位寄存器在設計時(shí)采用雙輸入端，即實(shí)際該移位寄存器最大能實(shí)現64位移位。通過(guò)特殊的指令預設置方法，并通過(guò)增加冗余位實(shí)現標志位的設置。

　　3 移位寄存器單元的設計

　　3.1 矩陣移位器和樹(shù)狀移位器

　　在CPU中移位寄存器單元的設計一般采用的是矩陣結構和樹(shù)狀結構的移位器。

　　3.1.1 矩陣結構(Matrix Style)移位器

　　它的結構為一傳輸門(mén)組成的陣列。行數等于操作數據寬度，列數等于最多能移位數如圖2所示(以4位舉例)。

　　其中A3～A0是4位數據輸入線(xiàn)，sh3～sh0是 4根控制信號線(xiàn)。每次進(jìn)行N位移位操作，對應的shN為高，其它控制信號為低。

　　這種結構的優(yōu)點(diǎn)是：(1)數據傳輸的速度快，每個(gè)信號到達輸出端只經(jīng)過(guò)了一級傳輸，不受移位器位數限制;(2)版圖很規整。缺點(diǎn)是：(1)每根控制信號的負載太大，如32位移位器，每根信號線(xiàn)(sh0,sh1,……sh31)都要驅動(dòng)32個(gè)開(kāi)關(guān)管;(2)所需晶體管數目太多，如n位移位器所需晶體管數為2× n×n=2n2 (傳輸門(mén)部分采用CMOS實(shí)現)，所帶來(lái)的功耗和芯片面積也會(huì )增加;(3)每一移位操作只需一根控制線(xiàn)為1，所以需輔以額外的譯碼單元。