8位RISC MCU IP軟核仿真的新方法

隨著(zhù)集成電路產(chǎn)業(yè)的發(fā)展，SoC系統已經(jīng)成為IC產(chǎn)業(yè)的主流。微控制器（MCU）是SoC系統的核心模塊，由于8位微控制器具有指令簡(jiǎn)單靈活、規模小、速度快的特點(diǎn)，因此廣泛應用于SoC系統中。

　　本文所要驗證的8位RISC MCU IP核是與Microchip公司的8位MCU指令集完全兼容的IP核，采用哈佛總線(xiàn)結構，地址總線(xiàn)和數據總線(xiàn)分開(kāi)，程序和數據分別存儲在程序存儲器和數據存儲器中；采用兩級流水線(xiàn)設計，共有33條指令，指令寬度為12位，PC寬度為11位，可尋址2KB[1]。除了部分條件測試指令和跳轉指令為雙周期外，其他所有指令都可以在一個(gè)指令周期完成。

　　1 MCU的結構分析

　　該MCU核沒(méi)有內部程序存儲器，頂層劃分為控制部分和數據通路兩部分，細化后的結構如圖1所示。

圖1 MCU結構細化圖

　　(1)控制部分由節拍發(fā)生器模塊、看門(mén)狗模塊和復位邏輯模塊組成。

　　(2)數據通路由程序計數器（PC）、堆棧、指令寄存器(IR)、指令譯碼器、專(zhuān)用寄存器、通用寄存器、數據選擇器、ALU、IO端口模塊等組成。

　　設計的具體實(shí)現不是本文的重點(diǎn)，因此不對整體設計實(shí)現作出詳細介紹。鑒于流水線(xiàn)和跳轉指令的實(shí)現是RISC MCU設計和仿真中的重點(diǎn)和難點(diǎn)，下文詳細介紹流水線(xiàn)和跳轉指令的實(shí)現原理。如圖2所示，一條指令的執行由Q1、Q2、Q3、Q4這4個(gè)時(shí)鐘節拍來(lái)完成，在當前指令執行周期中，PC值在Q1節拍有效時(shí)加1，Q4節拍把下一條指令取出到指令寄存器，準備讓MCU在下一個(gè)指令周期執行，從而實(shí)現了流水線(xiàn)的操作。

圖2 兩級流水線(xiàn)的實(shí)現

　　若當前執行的指令為跳轉指令，如子程序調用指令CALL（假設CALL指令地址為PC1）執行時(shí)，CALL指令的下一條指令ROM[PC1+1]需要在程序返回時(shí)才能執行，但此時(shí)PC指針已經(jīng)指向下一條指令，為了避免流水線(xiàn)遭到破壞，Q4取指時(shí)要用空操作指令（NOP）屏蔽掉下一條指令[2]，PC值在下一個(gè)指令周期的Q1有效時(shí)更改為子程序的地址用于調用子程序，同時(shí)將當前PC（PC1+1）值壓入堆棧。子程序返回指令RETLW執行時(shí)與CALL的執行類(lèi)似，不同之處是PC值在下一個(gè)指令周期的Q1有效時(shí)置為堆棧所存地址（PC1+1）跳回主程序。由上可知跳轉指令的執行由當前指令加一條NOP指令來(lái)完成，需要兩個(gè)指令周期來(lái)實(shí)現。

　　2 仿真

　　IC設計流程中，仿真主要包括功能驗證和后仿真兩個(gè)部分。功能驗證又稱(chēng)為前仿真，用來(lái)驗證RTL級設計的功能是否正確；在后仿真中，布局布線(xiàn)的時(shí)延反標到設計中去，使仿真既包含器件延時(shí)，又包含布局布線(xiàn)后線(xiàn)延時(shí)信息，這種仿真能較好地反映芯片的實(shí)際工作情況[3]。以下的驗證方法同時(shí)適用于功能驗證和后仿真。

　　進(jìn)行仿真前，首先需要建立系統的仿真平臺，仿真平臺采用由TESTBENCH 和DUT(design under test)組成的體系。TESTBENCH對DUT施加激勵并檢查驗證結果的正確性，DUT是待測設計。由于本文設計的MCU核內部沒(méi)有程序存儲器，因此在建立仿真平臺時(shí)，需要在IP核外掛一個(gè)虛擬程序存儲器模塊，本文中DUT由將要進(jìn)行驗證的MCU IP核的RTL模型或時(shí)序模型和虛擬程序存儲器模塊組成，如圖3所示。仿真時(shí)程序存儲器根據設計模型輸出的地址信號給出相應指令，該程序存儲器采用黑盒子的方式進(jìn)行設計，用RTL對其外部接口建模，編譯時(shí)通過(guò)程序初始化文件rom.dat對其進(jìn)行初始化。

圖3 仿真平臺

　　建立仿真平臺后，本文采用不同的指令以及指令組合對系統進(jìn)行測試。雖然該MCU采用RISC指令集，只有33條指令。但該MCU IP核具有12位的指令寬度，并且不同的指令類(lèi)型的指令格式也不相同，因此編寫(xiě)測試指令也是一項非常復雜繁瑣的工作，需要耗費大量的時(shí)間，并且很容易由于人為原因出現錯誤的指令編碼，最終導致錯誤的仿真結果。為了解決這一問(wèn)題，本文采用匯編語(yǔ)言來(lái)編寫(xiě)測試指令，經(jīng)過(guò)匯編程序仿真器仿真無(wú)誤后[4]，再由匯編器編譯生成HEX文件，然后由該HEX文件轉化為仿真需要的ROM文件，避免了人為原因導致的錯誤指令編碼，并且大大加快了測試文件的生成。

　　本文使用Microchip的PIC系列匯編器MPASM匯編生成HEX文件rom.hex，HEX文件由一條或多條記錄組成，每行是一條16進(jìn)制表示的記錄。通過(guò)分析HEX文件的格式，可以通過(guò)轉化HEX文件中的記錄得到所需的ROM文件。本文使用VC設計了轉化程序HEX2ROM，用來(lái)完成HEX文件到ROM文件的自動(dòng)轉化，rom.hex文件經(jīng)程序轉化后生成rom.dat。仿真時(shí)在測試文件中讀入rom.dat完成對虛擬程序存儲器初始化，模擬程序存儲器模塊對MCU核進(jìn)行驗證。

　　下面使用該方法對跳轉指令CALL、RETLW進(jìn)行驗證，其他指令的驗證方法與其類(lèi)似，不再贅述。首先編寫(xiě)一段驗證CALL、RETLW的匯編程序

　　TESTCALL.ASM。
…
ORG 100H
T_CALL CALL DLY
MOVLW 00H
…
ORG 000H
DLY RRF 6
RETLW 0
…

　　然后使用匯編器MPASM對該程序進(jìn)行編譯，程序的編譯后的HEX文件以及轉化后的ROM文件如表1所示。其中326代表的是RRF，800代表的是RETLW，900代表的是CALL DLY，C00代表的是MOVLW 00H。

　　最后把ROM文件讀入驗證平臺初始化虛擬程序存儲器模塊，開(kāi)始進(jìn)行仿真，圖4是該測試程序在Modelsim中進(jìn)行仿真的仿真波形，可以看到當測試程序執行到CALL指令時(shí)，在CALL指令后插入了一個(gè)空操作指令，同時(shí)將PC置為被調用的子程序DLY的起始地址（000）。然后在下一個(gè)指令周期開(kāi)始執行DLY子程序。同樣測試程序執行到RETLW時(shí)，在RETLW后插入了一個(gè)空操作指令，同時(shí)將PC恢復為CALL指令的下一條指令（C00）的地址（101）。仿真結果與跳轉指令的設計要求相符。

圖4 跳轉指令CALL、RETLW仿真波形圖

　　3 結束語(yǔ)

　　本文提出的建立虛擬指令存儲器模塊對MCU IP核仿真的方案和自動(dòng)生成指令測試文件的方法，大大提高了MCU IP核仿真和驗證的效率。此方法不僅對本文中MCU IP核的仿真和驗證有效，也可用于同類(lèi)中其它IP核的仿真和驗證。例如當對MCU進(jìn)行升級設計、擴展尋址范圍或指令寬度時(shí)，只要修改仿真文件和轉化程序的相關(guān)參數即可。

　　參考文獻

1 Microchip Technology Inc.. PIC 16c5x Datasheet[Z]. 1998.
2 徐 欣, 于紅旗, 易 凡, 等. 基于FPGA的嵌入式系統設計[M]. 北京: 機械工業(yè)出版社, 2004.
3 楊 圣. PIC系列單片機的原理與實(shí)踐[M]. 合肥: 中國科學(xué)技術(shù)出版社, 2003.
4 劉志碧, 陳 杰, 陳迪平. 適用于RISC CPU 的轉移指令的原理及仿真[J]. 半導體技術(shù), 2003, 28(11): 68-70.