基于USB協(xié)議的DSP高速上位機接口設計

摘要：彈載信號處理機的DSP系統需要高速、簡(jiǎn)便的上位機接口實(shí)現大數據量的變量實(shí)時(shí)監控和在線(xiàn)程序加載功能。USB接口以其簡(jiǎn)單、高速與通用的優(yōu)勢成為優(yōu)選。介紹一種基于USB接口芯片(CY7C68013A)和FPGA實(shí)現的ADSP-TS101擴展USB接口的設計方法，該方法利用DSP的Link-port接口，以DMA方式進(jìn)行高速數據交換，目前該設計已成熟、可靠地應用于某彈載信號處理系統。
關(guān)鍵詞：USB；DSP Linkport；PC機接口；高速數據交換

0 引言
ADI公司的DSP器件(ADSP-TS101)具有浮點(diǎn)實(shí)時(shí)處理能力強、并行性好等優(yōu)點(diǎn)，從而廣泛被彈載信號處理系統選用。其作為彈載主處理器，在導彈的系統試驗中，需要利用上位機對其中的大數據量的軟件變量進(jìn)行實(shí)時(shí)監控和記錄，這就需要一個(gè)上行傳輸給上位機的高速通信接口，數據上行的數據率需要大于6 MB／s。同時(shí)這個(gè)通信接口還需具有雙向特性，通過(guò)數據下行可實(shí)現在線(xiàn)程序加載與燒寫(xiě)。這樣的通信接口，還需具備設備連接簡(jiǎn)單、通用性強等特性，并能實(shí)現遠程(大于3m)數據傳輸。
ADSP-TS101自身的外總線(xiàn)接口和鏈路口(Linkport接口)，雖速度很快，但連接復雜，難以長(cháng)線(xiàn)傳輸，并不具備上述需求特征?？梢酝ㄟ^(guò)在DSP的Linkport總線(xiàn)接口上增加FPGA實(shí)現的適配電路，擴展USB 2．0接口，實(shí)現上述應用需求。下文將介紹具體的實(shí)現方案。

1 系統總體方案
系統實(shí)現的總體方案如圖1所示。

在本方案中，USB接口芯片選用Cypress公司的CY7C68013A。該芯片是Cypress公司FX2系列USB 2．0集成微控制器之一。集成了USB 2．0收發(fā)器、SIE、增強8051微控制器和GPIF，是一種優(yōu)秀的高速USB外設控制器。內置的8051微控制器獨立于USB數據通道，由SIE實(shí)現大部分USB 1．1和USB 2．0協(xié)議；USB FIFO和外部從FIFO映射到相同的8個(gè)512 B RAM模塊，實(shí)現內部傳輸和外部傳輸的無(wú)縫連接，可以較低的代價(jià)獲得較高的帶寬；8．5 KB內部RAM空間，可運行較為復雜的固件，實(shí)現軟件對硬件的配置。GPIF是由用戶(hù)可編程有限狀態(tài)機驅動(dòng)的柔性8／16位并行口，可編程GPIF向量組成一個(gè)GPIF波形，匹配受控接口的時(shí)序。
ADSP-TS101作為彈載主DSP芯片，含4個(gè)鏈路口，每個(gè)鏈路口可在時(shí)鐘雙沿以8位進(jìn)行雙向數據傳輸，速率高達250 MB／s。通過(guò)該接口，DSP每個(gè)處理幀將預觀(guān)測的變量結果以DMA的方式打包向上位機發(fā)送。
FPGA實(shí)現ADSP-TS101的Linkport接口與CY7C68013A之間的雙向數據緩沖和接口協(xié)議轉換?？紤]到CY7C68013A中的FIFO容量較DSP的一個(gè)處理幀預發(fā)送或接收的數據量較小，故在FPGA中設置上行和下行各一個(gè)大容量FIFO，用于數據緩沖，以減少對DSP中并行流水運行的程序的打擾。這里，由于DSP鏈路口的瞬時(shí)數據率遠高于USB芯片的傳輸速率(理論上限為60 MB／s)，故FIFO的DSP端口的數據傳輸為：一個(gè)處理幀只操作一次，而USB芯片端則分成多次操作。
限于篇幅，下文將重點(diǎn)對傳輸數據率要求高、設計難度大的上行通道的設計進(jìn)行詳細描述。