基于FPGA的嵌入式PLC微處理器設計
前言
本文引用地址:http://dyxdggzs.com/article/150134.htm 現場(chǎng)可編程門(mén)陣列(FPGA)是近幾年來(lái)出現并被廣泛應用的大規模集成電路器件,它的特點(diǎn)是直接面向用戶(hù),具有極大的靈活性和通用性使用方便,硬件測試和實(shí)現快捷,開(kāi)發(fā)效率高,成本低,上市時(shí)間短,技術(shù)維護簡(jiǎn)單,工作可靠性好等。
硬件描述語(yǔ)言(VHDL)是用來(lái)描述硬件電路的功能,信號連接關(guān)系及時(shí)序關(guān)系的高級硬件編程語(yǔ)言,設計者可根據VHDL語(yǔ)言法則,對系統的邏輯進(jìn)行行為描述,然后通過(guò)綜合工具進(jìn)行電路結構的綜合、編譯、優(yōu)化,用仿真工具進(jìn)行邏輯功能仿真和系統時(shí)序仿真,可在短時(shí)間內設計出高效、穩定、符合設計要求的大規?;虺笠幠5募呻娐?。
該處理器采用了TOP—DOWN的層次網(wǎng)絡(luò )模塊化設計方法,用VHDL描述了嵌入式PLC的CPU的主要邏輯功能,考慮到嵌入式CPU結構的復雜性和設計的可擴展性,在頂層設計中采用了原理圖的方法,通過(guò)VHDL對每個(gè)單元模塊進(jìn)行了仿真和綜合,然后將綜合生成的各個(gè)模塊連接起來(lái),組成了一個(gè)整體
1 系統設計
1.1 系統的功能
該PLC主要是用來(lái)與DSP共同實(shí)現數控機床中的部分操作,它主要執行一些輔助的邏輯控制。它的主要任務(wù)如下:
(1)接收從DSP發(fā)送過(guò)來(lái)的指令字,并將其進(jìn)行譯碼轉換成相應的命令信號,從而執行相應的操作;(2)接收操作面板上的按鍵信號,并響應相應的操作;(3)給DSP發(fā)送應答信號以及狀態(tài)信息;(4)將處理的結果輸出到面板上以驅動(dòng)相應的繼電器。
1.2 系統的組成部分
該系統的核心組成部分是由控制器、運算器以及I/0端口構成,如圖1所示。
控制器:控制器是由程序計數器、指令寄存器、指令譯碼器、時(shí)序產(chǎn)生器和操作控制器等組成,它是發(fā)布命令的“決策機構”。運算器:運算器由算術(shù)邏輯單元、暫存器以及數據緩沖器等組成,它是數據的加工處理部件。
I/0端口該PLC的I/O點(diǎn)數為l0點(diǎn)輸入和8點(diǎn)輸出。每個(gè)端口由輸入寄存器以及相應的端口控制部分組成。
2 系統的FPGA實(shí)現
2.1 控制器
控制器的形式主要有組合邏輯控制器和微程序控制器兩種,與組合邏輯控制器相比較,微程序控制器具有規整性、靈活性、可維護性等一系列優(yōu)點(diǎn) ,在計算機的設計中使用比較普遍,本控制器的設計采用的也是微程序控制器。微程序控制的基本思想,就是仿照通常的解題程序的方法,把操作控制信號編成所謂的“微指令”,存放到一個(gè)只讀存儲器里。當機器運行時(shí),一條又一條地讀出這些微指令,從而產(chǎn)生全機所需要的各種操作控制信號,使相應部件執行所規定的操作 。
微程序控制器主要由控制存儲器(CM),微地址產(chǎn)生邏輯,微地址寄存器(uAR),微指令寄存器(ulR)等組成。
(1)機器指令與微程序。該處理器選取了PLC指令系統中的十條基本指令如表1所示,指令采用十位二進(jìn)制編碼格式。
第9~6位是四位指令的操作碼字段;第5位是標志位,用來(lái)判斷該指令有無(wú)操作數(1一有操作數,0一無(wú)操作數);第4~0位是操作數字段。
表中每條機器指令對應一段微程序,一段微程序包含若干條微指令,微程序的設計就具體地可落實(shí)到微指令的設計 ,微指令中的控制字段作為控制命令控制計算機的操作,控制字段給出的微命令應包含計算機操作的所有微命令,對微命令給出和表示的方法與所采用的編碼方式有關(guān),常用的微命令表示方法有直接表示法、編碼表示法、和混合表示法,該設計采用的是將直接表示法和編碼表示法混合使用的混合表示法。
該系統中的每條微指令為32位,其中低5位為下地址字段,直接送給微地址寄存器,第5~7位為測試字段,送到微地址產(chǎn)生邏輯電路里面以控制微地址的產(chǎn)生,其余位為用來(lái)產(chǎn)生各種微命令的控制字段。
評論