基于FPGA的嵌入式PLC微處理器設計

　　為了測試指令的運行情況，本文在最后給出了一段基于Quartus II的程序仿真。

　　仿真時(shí)給出了10位輸入數據indata=”1 1 10000101”，10．0～10．4分別對應著(zhù)該數據的第0位～第4位，同樣QO．o和Qo．1分別對應著(zhù)輸出端子的第。位和第1位。

　　仿真結果的圖6中：T1，T2，T3，T4為4個(gè)時(shí)鐘節拍信號，out0和out1分別對應著(zhù)輸出端子Qo．o和Qo．1，因為IO．o和IO．2為1，IO．3和IO．4都為o，因此程序運行的最后結果應該是QO．o和Q0．1都為1，并且從圖6可以看出，仿真結果與此相同，程序運行正確，說(shuō)明所設計的微處理器及其指令正確可靠。

　　4 結束語(yǔ)

　　本文所設計的PLC微處理器具有很強的可修改性和可移植性，并且優(yōu)化升級也很方便，可以根據特定的需要方便地增刪指令和I／O端口的數量，這比傳統的PLC具有更大的靈活性。另外，由于FPGA具有很高的密度，能夠集成很大的系統 ，因而極大地提高了系統的可靠性。