基于STWD100xP WTD嵌入式系統抗EMC技術(shù)
加入技術(shù)交流群
3 嵌入式系統硬件抗EMC技術(shù)
嵌入式系統工作不穩定、不可靠因素有很多，干擾可以來(lái)自系統本身也可以來(lái)自本系統外其他系統，關(guān)于系統干擾靠軟件處理能起一定作用，但僅靠軟件沒(méi)有硬件的局面難以支撐，系統抗干擾問(wèn)題始終難以解決。在可編程系統中為了增加系統穩定性和可靠性，減小系統CPU開(kāi)支，常用以下方法：
3．1 抑制電源諧波干擾
在可編程電子系統中，能夠解決好電源干擾問(wèn)題就解決整個(gè)系統干擾的一大半，很多干擾都是從電源中出來(lái)，電源干擾過(guò)大會(huì )造成系統不穩定。單純正弦信號不會(huì )有干擾，關(guān)鍵正弦信號處于干擾很大的環(huán)境中，這時(shí)正弦信號就會(huì )附加干擾。例如：電源線(xiàn)過(guò)長(cháng)在電源線(xiàn)上就會(huì )產(chǎn)生寄生干擾，可以在電源線(xiàn)上加上小磁珠或磁環(huán)濾波，要求不高的情況下可以加100 Ω電阻對干擾信號進(jìn)行衰減，使干擾信號對系統不起作用。對開(kāi)關(guān)電源來(lái)說(shuō)，主要是振蕩器振蕩頻率過(guò)高引起諧波，不僅影響電源而且會(huì )影響整個(gè)系統，開(kāi)關(guān)電源效率較高很多地方都采用，但在要求比較高的系統中仍然采用線(xiàn)性電源。
3．2 CPU選擇能夠滿(mǎn)足系統要求的最低主頻
CPU主頻過(guò)高系統時(shí)鐘加快，系統時(shí)鐘產(chǎn)生的方波頻率升高，由方波帶來(lái)的諧波隨之增加。從Fourier Series和Euler Formula得單一方波比正弦波的諧波幅度大得多，諧波頻率復雜得多，由此系統主頻越高產(chǎn)生的諧波越復雜，影響系統工作的穩定性。但隨著(zhù)電子技術(shù)的發(fā)展，CPU主頻越來(lái)越高，電子系統越來(lái)越復雜，功能不斷增加，集成度不斷提高，但對于CPU來(lái)說(shuō)無(wú)論哪方面使用，系統主頻夠用即可。
3．3 減小信號在傳輸過(guò)程中的衰減、畸變和反射
現代集成電路制造主要采用CMOS技術(shù)，輸入阻抗大、輸出阻抗小，抗干擾能力強，適合小信號放大。CMOS集成電路輸入電流大約為1 mA，信號在電路板上延時(shí)Td與電路板引線(xiàn)阻抗有關(guān)，阻抗越大信號衰減越大、信號延時(shí)越長(cháng)、系統發(fā)熱越大，系統穩定性越差。在高速系統設計過(guò)程中要考慮PCB信號傳輸延時(shí)Td，使信號人為延時(shí)Tr大于信號傳輸延時(shí)。
3．4 注意PCB布線(xiàn)和元器件高頻特性
PCB布線(xiàn)最大原則是元器件之間引線(xiàn)盡量短、信號線(xiàn)交叉盡量少，盡量不用或少用過(guò)孔。模擬地、數字地、高頻地分開(kāi)走線(xiàn)，然后匯聚成一點(diǎn)，大功率器件、小功率器件和干擾信號特別大的器件在布局時(shí)要分開(kāi)。對干擾信號特別敏感的高頻元器件可以用金屬罩屏蔽起來(lái)，避免電磁干擾。
3．5 退耦電容的使用
一般在系統集成電路供電引腳旁都要放置去耦陶瓷電容到地，濾除電源在傳輸過(guò)程中所產(chǎn)生的寄生干擾。去耦電容選取并不嚴格，一般來(lái)說(shuō)都是可按f=1／C來(lái)選取，對于CPU控制系統來(lái)說(shuō)濾除10～100 MHz電源信號寄生干擾，電容取0．01～0．1μF陶瓷電容，系統要求較高的高速電路中可以在集成電路電源端到地用一個(gè)1～10μF的電解電容，濾除電源1～10GHz的諧波干擾。
4 嵌入式系統軟件抗EMC技術(shù)
為了增強嵌入式系統工作的穩定性和可靠性，嵌入式系統除硬件抗干擾外，可以在軟件上采用一定的技巧抗干擾，使系統工作更加穩定可靠。
4．1 信息冗余技術(shù)
為了防止干擾，系統對重要數據或文件復制到多個(gè)存儲單元，當一個(gè)存儲單元數據損壞后立即啟動(dòng)備用存儲單元使數據恢復。
4．2 時(shí)間冗余技術(shù)
為了增強系統可靠性，對于重要區域重復執行，將第1次與第2次的執行結果相比較如相同則認為正確，如不同第1次或第2次執行有問(wèn)題或兩次都有問(wèn)題，程序再執行第3次、第4次，如果有1次相同則認為正確。
4．3 自動(dòng)檢測與診斷技術(shù)
自動(dòng)檢測包括嵌入式系統RAM的檢測、ROM的檢測、標志位的檢測等，對RAM的檢測在開(kāi)機時(shí)可以在RAM存儲區內開(kāi)辟幾個(gè)單元，向RAM存儲單元寫(xiě)入不同的數值例如55H、AAH、EEH等，在執行程序時(shí)讀出這些存儲單元的值是否開(kāi)機放置的數值相等，判斷程序執行的正確性。ROM用來(lái)放程序或表格數值，對ROM區域二進(jìn)制數0和1的個(gè)數檢測系統程序執行的正確性。在程序的執行過(guò)程中RAM區域數據結果不同，對標志位產(chǎn)生影響不同，例如51單片機中PSW，當兩個(gè)數據相加出現進(jìn)位時(shí)PSW中第位7位CY由硬件置，用戶(hù)可以查詢(xún)PSW中第7位判斷程序執行的正確性。
4．4 軟件陷阱技術(shù)
軟件陷阱技術(shù)指嵌入式系統中程序存儲器不一定用完，如因干擾嵌入式系統程序計數器PC值錯誤，程序將會(huì )跳到?jīng)]用到的存儲空間，導致系統出錯或程序跑飛，軟件陷阱就是在這些沒(méi)有用到的程序存儲器中放入空指令和無(wú)條件跳轉指令，當程序跑飛跑到空程序存儲器中，嵌入式系統則認為系統受到干擾程序執行出錯，系統自動(dòng)復位。
5 集成STFWD100xP WTD的應用
5．1 看門(mén)狗WTD的分類(lèi)和特點(diǎn)
看門(mén)狗可分為硬件看門(mén)狗和軟件看門(mén)狗，軟件看門(mén)狗不需要外接硬件電路，但軟件定時(shí)器會(huì )耗費系統CPU資源，軟件過(guò)長(cháng)還可能引起系統不穩定導致系統癱瘓；硬件看門(mén)狗幾乎不耗費系統資源使用隨意性較大，硬件看門(mén)狗主要是為防止程序在執行過(guò)程中受到干擾致使程序跑飛的一種監控芯片，常用WTD集成電路有Xicor公司X25045，Dallas公司DSl232和意法半導體公司STWD100等，有的嵌入式CPU本身自帶WTD，如PIC系列和51S系列單片機。硬件看門(mén)狗實(shí)際就是一個(gè)Timer，未等到定時(shí)器溢出時(shí)程序不斷給定時(shí)器賦值，程序正常執行情況下定時(shí)器不會(huì )溢出，當程序跑飛沒(méi)有正常為WTD賦值定時(shí)器會(huì )溢出，系統自動(dòng)復位?？撮T(mén)狗就是在程序正常執行處放一條或幾條喂狗指令，使看門(mén)狗處于喂飽狀態(tài)，如程序跑飛長(cháng)時(shí)間沒(méi)有喂狗，看門(mén)狗就會(huì )叫使嵌入式系統重啟或復位。
STWD100是意法半導體公司新推出的一款操作簡(jiǎn)單、SOT23-5小型封裝、超低功耗、超小體積5腳WTD集成電路，靜態(tài)電流13μA、輸出電流20 mA、輸出功耗320 mW。STWD100系列與X25045不同，STWD100省去繁瑣的命令，例如X25045讀、寫(xiě)鎖存器，讀寫(xiě)狀態(tài)寄存器；STWD100系列芯片不同喂狗周期不同，每種芯片只有一個(gè)固定的定時(shí)周期，例如STWD100xP，STWD100xW，STWD100xX，STWD100xY喂狗周期分別為3．4 ms，6．3 ms，102 ms，1．6 s。STD100xP引腳和封裝如圖1所示。本文引用地址：http://dyxdggzs.com/article/150065.htm
圖1中1腳WD0：看門(mén)狗溢出后輸出，漏級開(kāi)路門(mén)使用時(shí)須接上拉電阻；2腳GND：接地；3腳EN：集成電路使能信號，低電平有效最低保持時(shí)間1μs；4腳WDI：時(shí)鐘信號輸入端(0．2～0．8)Vcc，上升沿定時(shí)器置數并啟動(dòng)；5腳Vcc：電源，2．7～5．5V。
評論