解析ADSP-BF531的數字音頻選擇系統的應用

1 引言

隨著(zhù)數字電路廣泛應用，廣播中的數字信號逐步取代傳統的模擬信號。隨著(zhù)數字媒體技術(shù)的發(fā)展，存儲技術(shù)在數字媒體領(lǐng)域也得到了廣泛應用。特別是數字技術(shù)的迅猛變革，使存儲數字媒體的技術(shù)手段也發(fā)生很大變化。在媒體爆炸性增長(cháng)的同時(shí)，廣電界十分關(guān)心數字技術(shù)的未來(lái)發(fā)展，同時(shí)也更加關(guān)心數字媒體資產(chǎn)的管理、使用和存儲。本系統設計采用ADSP-BF531和EMP7128實(shí)現了廣播常用的AES3數字信號實(shí)時(shí)檢測和動(dòng)態(tài)分配功能。

2 系統功能簡(jiǎn)介

音頻數字選擇系統是由母板、控制板和分配板組成。AES3信號分為10組，每組3路信號是由機箱直接輸入母板，母板再將每組信號分別送入10塊分配板。分配板對輸入信號進(jìn)行解析，再根據用戶(hù)的要求選擇符合要求的信號輸出，并顯示當前各路信號的質(zhì)量。

音頻數字選擇系統原理：接收3路AES3廣播信號，A路為主路，無(wú)特殊情況時(shí)為輸出信號。若A路出現無(wú)信號或信號電平過(guò)低等情況，系統將自動(dòng)切換至B路。若B路有問(wèn)題，切換至C路。若3路輸入信號均有問(wèn)題，則輸出應急信號。應急信號由上位機提供。

本系統是由音頻信號分配模塊、控制模塊、上位機組成，如圖1所示。

本系統同時(shí)輸入10組30路信號，分別由10塊分配板卡完成信號分選。1塊控制板卡控制10塊分配板卡，并檢測其狀態(tài)，實(shí)現各分配板卡與上位機通信。

3 AES3信號分析

AES3信號作為一種數字音頻基帶信號，可在一定程度上防范非法的插播。即使沒(méi)有配備AES3輸入口的發(fā)射設備，其模擬輸入口也往往是平衡式的，意在保障盡可能高的信號源質(zhì)量，減輕傳輸中的干擾。AES/EBU數字音頻接口標準采用一個(gè)雙相標識（Biphase mark）的調頻通道編碼調制串行數據，使之無(wú)直流（DC-Free）和自同步（Self-clocking）。調頻編碼中，每一個(gè)數據碼轉換為兩位通道碼，一位通道碼1引起傳輸信號的一次變化。未經(jīng)加工的串行數據不能直接通過(guò)電纜傳輸，必須調制（編碼）使之成為一種含有與碼值無(wú)關(guān)的時(shí)鐘信號波形。AES3的幀格式如圖2所示。

4系統硬件設計

4.1分配板卡

分配板主要包括CS8420、MAX3095、ADSP-BF531以及CPLD等器件，CPLD（Complex Programmable Logic Device）復雜可編程邏輯器件，是從PAL和GAL器件發(fā)展出來(lái)的器件，相對而言規模大，結構復雜，屬于大規模集成電路范圍。是一種用戶(hù)根據各自需要而自行構造邏輯功能的數字集成電路。其基本設計方法是借助集成開(kāi)發(fā)軟件平臺，用原理圖、硬件描述語(yǔ)言等方法，生成相應的目標文件，通過(guò)下載電纜（在系統編程）將代碼傳送到目標芯片中，實(shí)現設計的數字系統。分配板卡信號電路連接如圖3所示。

輸入信號進(jìn)入板卡后，首先進(jìn)入數字音頻采樣率轉換器CS8420.CS8420不但町以在不影響信號流的情況下提取AES3信號，而且能夠改變信號采樣速率。CS8420需要由ADSP-BF531從SPI接口通過(guò)CPLD進(jìn)行初始化，其片內有128個(gè)控制寄存器和數據寄存器，前14個(gè)為控制寄存器。CS8420必須在系統上電后初始化才能正常工作。CS8420內部寄存器時(shí)序有很大不同，如圖4所示，讀取CS8420寄存器時(shí)，1個(gè)SPI周期需接收16位數據即可讀取CS8420內部寄存器數據。完全與ADSP-BF531的SPI接口相匹配。在寫(xiě)入CS8420寄存器時(shí)，1個(gè)SPI周期需接收24位數據才能寫(xiě)入數據。而ADSP-BF531的SPI接口1個(gè)周期最多發(fā)送16位數據，因此對于CS8420的寫(xiě)操作，ADSP-BF531必須發(fā)送兩次數據。CPLD修正其片選信號，才能完成寫(xiě)操作。CS8420初始化后，開(kāi)始對輸入信號解碼?？赏ㄟ^(guò)兩種方式輸出解碼信號，即SPI接口和同步串口輸出方式。SPI（Serial Peripheral Interface--串行外設接口）總線(xiàn)系統是一種同步串行外設接口，它可以使MCU與各種外圍設備以串行方式進(jìn)行通信以交換信息。SPI有三個(gè)寄存器分別為：控制寄存器SPCR,狀態(tài)寄存器SPSR,數據寄存器SPDR.外圍設置FlashRAM、網(wǎng)絡(luò )控制器、LCD顯示驅動(dòng)器、A/D轉換器和MCU等。SPI總線(xiàn)系統可直接與各個(gè)廠(chǎng)家生產(chǎn)的多種標準外圍器件直接接口，該接口一般使用4條線(xiàn)：串行時(shí)鐘線(xiàn)（SCLK）、主機輸入/從機輸出數據線(xiàn)MISO、主機輸出/從機輸入數據線(xiàn)MOSI和低電平有效的從機選擇線(xiàn)SS（有的SPI接口芯片帶有中斷信號線(xiàn)INT、有的SPI接口芯片沒(méi)有主機輸出/從機輸入數據線(xiàn)MOSI）。這里采用后者輸出解碼信號，再輸入CPLD,并進(jìn)入ADSP-BF531.由于存在3路輸入音頻信號，所以需要3片CS8420.這些CS8420分別將解碼信號送人CPLD,再由CPLD分時(shí)送入ADSP-BF531的SPORT端口。

系統的數據處理采用Blackfin531.Blackfin531處理器內核包含2個(gè)16位乘法器，2個(gè)40位的累加器，2個(gè)40位的ALU,4個(gè)視頻ALU和1個(gè)40位移位器。DSP內核時(shí)鐘（CCLK）和系統外設時(shí)鐘（SCLK）可由輸入時(shí)鐘（CLKIN）信號獲得。內核時(shí)鐘最高可達300 MHz,系統外設時(shí)鐘最高可達133 MHz,為了達到實(shí)時(shí)性，系統把內核時(shí)鐘倍頻至300 MHz.

系統中ADSP-BF531所使用資源包括2個(gè)定時(shí)器、UART、SPI端口、SPORT端口。系統初始化后，ADSP-BF531首先設置PLL,倍頻輸入時(shí)鐘。產(chǎn)生內核時(shí)鐘和系統外設時(shí)鐘。然后初始化內部總線(xiàn)、SPI端口、UART、SPORT端口、設置中斷。ADSP-BF531擁有16個(gè)功能強大的PF引腳，既可作為I/O引腳，也可作為中斷。由于系統涉及到控制信號，所以采用PF作為控制引腳。對CPLD中數據分時(shí)提取，控制信號分選。

ADSP-BF531需要完成以下功能：

（1）通過(guò)同步串口采集由CPLD輸出的音頻信號，并對其電平比較。由SPORT端口分時(shí)接收CPLD送來(lái)的3路信號的質(zhì)量數據，并在定時(shí)器設置的時(shí)間內存儲最大值，即音頻信號的最大電平。

（2）由電平比較后的結果和各開(kāi)關(guān)的狀態(tài)決定選擇相應的通道作為輸出，同時(shí)記錄狀態(tài)，并將其輸入CPLD.從CPLD讀取外部控制開(kāi)關(guān)狀態(tài)。觸發(fā)定時(shí)器1,檢測存儲的最大電平是否達到外部開(kāi)關(guān)標準，如果沒(méi)有達到，當前通道點(diǎn)亮報警燈，并通過(guò)UART向控制板發(fā)送報警信號。同時(shí)觸發(fā)定時(shí)器2,設置報警時(shí)間。如果在觸發(fā)定時(shí)器2之前，信號達到要求，則關(guān)閉報警燈，恢復報警前狀態(tài)；如果信號電平低于所需電平，根據控制開(kāi)關(guān)，將輸出切換到另一路信號，同時(shí)點(diǎn)亮該路信號指示燈。

（3）通過(guò)UART與控制板通信，及時(shí)應答控制板查詢(xún)，上報當前狀態(tài)。為防止沖突，信號分配板只能應答控制板發(fā)送的信號，而不能向控制板發(fā)送數據。

系統采用AT49BV163作為ADSP-BF531的加載器件。該Flash具有1 M×16的內存空間，系統上電時(shí)為ADSP-BF531提供加載程序。

系統選取Alter公司的MAX7000S系列的EPM7128,實(shí)現音頻數據分時(shí)提取、信號、分選、讀取控制開(kāi)關(guān)信息、控制指示燈。系統控制開(kāi)關(guān)和指示燈的讀取、控制由ADSP-BF531的數據總線(xiàn)控制。由于MAX3095可同時(shí)將4路差分信號轉換成普通信號，因此，系統將3路輸入的音頻差分信號轉化成普通信號，再送入CPLD EPM7128.分配板卡由外部電源提供5 V直流電源，通過(guò)電源轉換器將5 V轉換成3.3 V和1.2 V電壓，分別為ADSP-BF531和Flash AT49BV163供電。

4.2控制板卡

控制板卡有1路音頻輸入，為應急信號。將應急信號輸出至各分配板卡。當分配板卡的3路信號均達不到要求時(shí)，輸出應急信號?？刂瓢蹇ㄐ盘栯娐愤B接如圖5所示。

控制板卡除了監視應急音頻狀態(tài)，實(shí)現與上位機和各分配板卡的通信。音頻信號處理部分與分配板卡類(lèi)似。因此采用ADSP-BF531的UART與上位機通信。UART:Universal Asynchronous Receiver/Transmitter,通用異步接收/發(fā)送裝置，UART是一個(gè)并行輸入成為串行輸出的芯片，通常集成在主板上，多數是16550AFN芯片。因為計算機內部采用并行數據，不能直接把數據發(fā)到Modem,必須經(jīng)過(guò)UART整理才能進(jìn)行異步傳輸，其過(guò)程為：CPU先把準備寫(xiě)入串行設備的數據放到UART的寄存器（臨時(shí)內存塊）中，再通過(guò)FIFO（First Input First Output,先入先出隊列）傳送到串行設備，若是沒(méi)有FIFO,信息將變得雜亂無(wú)章，不可能傳送到Modem. 而用數據總線(xiàn)在CPLD中進(jìn)行并口與串口轉換，實(shí)現與各分配板卡的通信。

CPLD實(shí)現控制板卡與分配板卡的通信。并口轉換串口時(shí)，每次通信ADSP-BF531向CPLD發(fā)送16位并行數據，低8位為串口數據，通過(guò)觸發(fā)器發(fā)送數據；高8位的低4位決定發(fā)送到具體的分配板，由此判斷選通信號，并按一定波特率將串口數據發(fā)送至相應通道。串口轉換并口時(shí)，首先模擬相應波特率時(shí)鐘，以此時(shí)鐘對引腳采樣，當檢測到串口起始位時(shí)，存儲采樣數據，將數據及通道狀態(tài)送人與ADSP-BF531并口相連的引腳。并對ADSP-BF531的PF相連的引腳置位，觸發(fā)ADSP-BF531中斷，讀取并口數據。

4.3DSP程序

ADSP-BF531程序初始化后，主程序隨時(shí)接收由SPORT端口送人的解碼音頻信號，并存儲最大電平值，同時(shí)打開(kāi)UART中斷和、TIMER0中斷。在TIMER0中斷中（本系統初始化設置為10 ms），處理存儲數據并提取狀態(tài)，如不滿(mǎn)足要求則打開(kāi)TIMER1中斷（本系統初始化設置為6 s），跳回主程序繼續檢測，如在相應TIMER1中斷時(shí)還不滿(mǎn)足要求，則進(jìn)行切換。

各子程序模塊功能介紹：主程序模塊main（）初始化系統與各種接口，檢測記錄電平，監控狀態(tài)，等待中斷發(fā)生。Timer0中斷子程序模塊EX_INTERRUPT_HANDLER（Timer0_ISR）用于處理存儲數據并提取狀態(tài)功能。Timer1中斷子程序模塊EX_INTERRUPT_HANDLER（Timer1_ISR）完成在設定的延時(shí)中，檢測電平判斷是否切換功能。

5 結束語(yǔ)

本系統采用先進(jìn)的音頻多速率轉換器CS8420以及高性能嵌入式處理器ADS-BF531,實(shí)現多路數字音頻信號的自動(dòng)檢測和選取。本系統已在試用，結果表明，該系統分析準確，轉換速度快，工作穩定，適用于廣播發(fā)射臺。