基于Xilinx FPGA的嵌入式Linux操作系統解決方案設計

FPGA是通過(guò)邏輯組合電路來(lái)實(shí)現各種功能的器件。由于FPGA內部集成了大量的邏輯資源和可配置的I/O引腳，加上獨特的并行處理架構，可以輕松實(shí)現同時(shí)對多個(gè)外部設備的配置和管理，以及內外各種接口數據的傳輸?，F在開(kāi)發(fā)廠(chǎng)商又在FPGA 內部加入了大量的DSP和Block RAM資源，非常適合圖像處理、數字信號處理等運算密集的應用，因此在這些領(lǐng)域取得了廣泛的應用。但是由于FPGA 程序編寫(xiě)的靈活性和功能的多樣性，使得它在一個(gè)復雜工程中對各個(gè)程序的使用調度、統籌管理上有很大的局限性，這樣就必須引入操作系統進(jìn)行統一的管理。Linux 系統則因為其良好的可裁減、可配置等特點(diǎn)在嵌入式領(lǐng)域應用廣泛。 Linux操作系統提供了許多系統級的應用，例如網(wǎng)絡(luò )協(xié)議的實(shí)現、進(jìn)程調度、內存管理等，同時(shí)Linux 是一個(gè)成熟的開(kāi)源操作系統，有豐富的應用資源，利用這些資源和強大的系統功能，用戶(hù)可以快速地開(kāi)發(fā)基于嵌入式環(huán)境復雜系統。因此，結合FPGA和Linux雙方優(yōu)勢，可以很好地滿(mǎn)足嵌入式系統設計需求，量體裁衣，去除冗余。本文給出了一種基于Xilinx FPGA的嵌入式Linux操作系統解決方案。

　　基于FPGA的嵌入式系統的硬件設計

　　本設計是基于Xilinx XC4VFX40系列 FPGA，它內部集成了兩個(gè)PowerPC405處理器, 4個(gè)10/100/1000M以太網(wǎng)MAC模塊，運行頻率300MHz時(shí)，具有420D-MIPS性能，能解決高速網(wǎng)絡(luò )數據傳輸問(wèn)題，并且能解決通過(guò)網(wǎng)絡(luò )加載操作系統和交叉編譯等問(wèn)題。它內部有448個(gè)可配置I/O口，2592kb BlockRAM，能實(shí)現對各種外部設備的并行控制以及較多數據的存儲與處理。加載一個(gè)操作系統，一般需要幾十兆的內存空間，FPGA內部自帶的RAM空間是遠遠不夠的，本設計在板上擴展了兩片MICRON公司的256Mb DDR內存，作為上電時(shí)操作系統的加載和運行空間?，F在主流的嵌入式操作系統，都需要搭建交叉編譯環(huán)境，把在主機上編寫(xiě)好的可執行文件下載到目標板上，這就需要實(shí)現網(wǎng)絡(luò )數據的傳輸。由于XC4VFX40 自帶了以太網(wǎng)MAC模塊，只需要在外面添加個(gè)PHY芯片和帶隔離器的RJ45接口就能實(shí)現這個(gè)功能。本設計由于對網(wǎng)絡(luò )數據實(shí)時(shí)性要求很高，因此采用Marvell公司的千兆以太網(wǎng)PHY芯片88E1111-RCJ。它能根據自身配置和主機設計，實(shí)現10/100/1000M自適應傳輸，并且Linux本身對這個(gè)芯片提供了驅動(dòng)支持，實(shí)現無(wú)縫鏈接。操作系統加載到DDR 中能快速有效的運行，但是掉電就會(huì )丟失，因此必須加入FLASH芯片，把系統文件存儲到外部FLASH中。加電時(shí)，FPGA把操作系統文件從FLASH讀入到 DDR中運行。FPGA設計當然會(huì )擴展很多接口出來(lái)，利用自身并行處理的優(yōu)勢，控制很多外圍設備，本設計也不例外，擴展了8個(gè)通用的GPIO，2個(gè)PS/2接口，1個(gè)USB接口，1個(gè)AC97聲卡接口，1個(gè) HotLink接口，以及4個(gè)RS422接口，同時(shí)擴展了兩個(gè)CPCI接口，引出了16位數據地址線(xiàn)和Ethernet控制線(xiàn)，整個(gè)系統的硬件框圖如圖1所示。

　在進(jìn)行電路設計時(shí)，是以FPGA為核心，向外擴展各種設備，因此特別注意了FPGA各個(gè)引腳的連接。由于DDR和PHY芯片都需要提供+2.5V電壓，因此和DDR、PHY芯片連接引腳所在的BANK需要提供+2.5V電壓參考，并且不能接以L(fǎng)VTTL或LVCMOS為電壓參考的引腳。重要快速的時(shí)鐘信號必須接到全局時(shí)鐘引腳上。由于FPGA需要通過(guò)外部FLASH啟動(dòng)操作系統，需要并行配置，以減少加載時(shí)間，配置電路如圖2所示。在DDR布線(xiàn)時(shí)，數據和地址線(xiàn)需要走等長(cháng)線(xiàn)，數據線(xiàn)之間不能相差10Mil,地址線(xiàn)要控制在20Mil以?xún)?，時(shí)鐘也需要走差分等長(cháng)線(xiàn)，長(cháng)度應大于地址線(xiàn)，DDR各個(gè)信號還需要47Ω的并行端接，改善信號質(zhì)量。千兆 PHY 輸出MDI信號也需要在頂層做差分等長(cháng)，不然在進(jìn)行1000M數據傳輸時(shí)很可能不穩定。DDR和PHY需要完整的電源回路做參考，電源層劃分時(shí)也要特別注意，其他電路做常規處理就可以了。

　　EDK和ISE軟件設計

　　首先需要調用Xilinx提供的 EDK軟件，對各個(gè)模塊加入必要的IPCORE，以便操作系統能正常調用這些器件的驅動(dòng)操作他們。本設計采用的是EDK10.1.2版本，PPC方面選用ppc405內核，頻率設定在300MHz，同時(shí)需要添加中斷輸入引腳，以便響應以太網(wǎng)、串口等外部中斷，其他使用默認設置。DDR控制器采用EDK提供的Multi-Port-Memory Controller模塊，需要設置DDR芯片廠(chǎng)商、大小和數據位數等，特別指出的是，要設置獨立的兩條PLB總線(xiàn)和PPC連接，作為PPC的指令和數據總線(xiàn)。MAC單元需要加入XPS_LL_TEMAC模塊來(lái)控制，本設計需要設置PHY 類(lèi)型為GMII(千兆以太網(wǎng))，同時(shí)要指定物理地址和收發(fā)FIFO大小。FLASH單元需要加入xps_mch_emc模塊，同時(shí)設置FLASH類(lèi)型和讀寫(xiě)時(shí)間。為了方便調試，還需要加入串口控制臺模塊，本設計使用的是UartLite模塊，設置需要的波特率和校驗類(lèi)型。特別注意的是，系統還需要時(shí)鐘管理模塊(DCM)，提供各個(gè)模塊需要的不同時(shí)鐘，還要設置一段FPGA內部RAM區域，放置PPC的.boot文件。外部這些模塊都通過(guò)PLB總線(xiàn)和PPC通信，需要統一編址，一般把DDR 內存空間地址分配到0x0開(kāi)始，整個(gè)系統的構建如圖3所示。