基于A(yíng)RM-WinCE平臺的時(shí)鐘同步設計
加入技術(shù)交流群
S3C2440A的數據線(xiàn)D[15：0]與DM9000的地址、數據復用數據線(xiàn)SD[15：0]連接用來(lái)實(shí)現S3C2440A與DM9000之間的數據傳輸。芯片選擇信號AEN與S3C2440A的片選使能信號nGSC4連接，當訪(fǎng)問(wèn)0x20000000-0x27FF FFFF這個(gè)范圍的地址時(shí)會(huì )激活片選使能信號nGCS4。DM9000默認I／O基地址為300H。CMD引腳用于設置COMMAND模式，與S3C2440A的ADDR2連接CMD為高電平時(shí)，選擇數據端口。CMD為低電平時(shí)，選地址端口。數據端口和地址端口的地址碼由下式?jīng)Q定：
DM9000地址端口=高位片選地址+300H+0H
DM9000數據端口=高位片選地址+300H+4H
高位片選地址由S3C2440A芯片的nGCS4提供，即為：0x20000000。因此DM9000的地址IO基址為0x20000000，數據IO基址為0x2000 0004。向地址IO寫(xiě)數據時(shí)不會(huì )激活ADDR2，CMD為低電平，所以向DM9000傳送的數據為地址，而向數據IO寫(xiě)數據時(shí)會(huì )激活ADDR2，CMD為高電平，向DM9000傳送的數據為數據。S3C2440的輸出使能引腳nOE連接DM9000的讀引腳IOR，寫(xiě)使能引腳nWE連接DM9000的寫(xiě)引腳IOW。DM9000的中斷請求引腳INT連接S3C2440的外部中斷請求引腳EINT7，使得S3C2440A能夠響應DM9000的中斷。
DM9000與DP83640之間通過(guò)標準MII接口連接，RXD[3：0]為接收數據線(xiàn)，TXD[3．0]為發(fā)送數據線(xiàn)，CRS為載波檢測信號，COL為沖突檢測信號，RX_DV為數據有效信號，RX_ER為接收錯誤信號，RX_CLK為接收時(shí)鐘信號，TX_CLK為發(fā)送時(shí)鐘信號，TX_EN為發(fā)送使能信號，MDIO是管理數據的輸入輸出雙向接口，MDC為管理數據接口提供時(shí)鐘信號。需要注意的是DM9000默認使用片內PHY，因此在驅動(dòng)程序初始化DM9000時(shí)，必須主動(dòng)置位網(wǎng)絡(luò )控制寄存器NCR的EXT_PHY位以選擇使用片外PHY即DP83640。
3 軟件設計
軟件設計分為兩個(gè)步驟：1)是基于DM9000和DP83640進(jìn)行以太網(wǎng)通信的驅動(dòng)程序設計；2)是通過(guò)DP83640進(jìn)行時(shí)鐘同步的應用程序設計。
本文使用WinCE5．0操作系統，WinCE5.0系統下網(wǎng)絡(luò )驅動(dòng)程序的編寫(xiě)必須符合網(wǎng)絡(luò )驅動(dòng)接口規范NDIS(Network Driver Interface Stan dard)。NDIS的層次結構如圖3所示，其中最上層的Winsock是提供給應用層的接口。NDIS位于協(xié)議驅動(dòng)層下面，硬件驅動(dòng)Miniport Driver之上。協(xié)議驅動(dòng)層通過(guò)調用NDIS封裝的接口函數，實(shí)現與底層硬件驅動(dòng)的交互。WinCE下網(wǎng)絡(luò )驅動(dòng)程序的設計主要是在NDIS構架下，針對實(shí)際的硬件編寫(xiě)代碼，實(shí)現相應的中間層Miniport Driver接口函數。其主要完成的功能有：DM9000與DP83640的初始化；網(wǎng)絡(luò )數據包的發(fā)送；網(wǎng)絡(luò )數據的接收和中斷。本文引用地址：http://dyxdggzs.com/article/149730.htm
實(shí)現了以太網(wǎng)通信的驅動(dòng)程序的基礎上，用于時(shí)鐘同步功能的應用程序通過(guò)UDP協(xié)議發(fā)送、接收時(shí)鐘同步報文，并進(jìn)行加入、提取和解析時(shí)間戳等操作，這些操作通過(guò)讀寫(xiě)DP83640內部的1588基本寄存器組(PTP 1588 BASEREGISTERS)和1588配置寄存器組(PIP 1588CONFIGURATION REGISTERS)完成。
4 結論
IEEE1588協(xié)議通過(guò)在以太網(wǎng)上發(fā)送和接收同步報文來(lái)實(shí)現時(shí)鐘同步，同步的精度取決于記錄報文發(fā)送和接收時(shí)間的時(shí)間戳的精度，因此要實(shí)現高精度的時(shí)鐘同步必須通過(guò)硬件支持在通信協(xié)議的底層加入和提取時(shí)間戳。本文通過(guò)在ARM-WinCE嵌入式系統平臺上設計了使用DP836 40芯片作為PHY收發(fā)器的以太網(wǎng)接口電路及其驅動(dòng)程序，實(shí)現了IEEE1588協(xié)議在ARM-WinCE平臺上的移植，并達到了不低于1 μs的同步精度，為基于ARM-WinCE平臺的測試儀器組建分布式測試系統奠定了基礎。
評論