基于A(yíng)RM-WinCE平臺的時(shí)鐘同步設計

得到了從時(shí)鐘與主時(shí)鐘之間的時(shí)間偏移值，就可以采用適當的調節算法來(lái)調節從時(shí)鐘，最終使得從時(shí)鐘與主時(shí)鐘同步。從時(shí)鐘并不是每個(gè)同步周期都需要進(jìn)行時(shí)間同步，而是根據從時(shí)鐘與主時(shí)鐘之間的時(shí)間偏移值等時(shí)間信息來(lái)決定是否需要進(jìn)行時(shí)間同步。當主從時(shí)鐘之間建立起穩定的同步關(guān)系后，從時(shí)鐘還需周期性地監聽(tīng)來(lái)自主時(shí)鐘發(fā)布的Sync報文，一旦出現主從時(shí)鐘之間不處于時(shí)間同步的狀態(tài)，就重新進(jìn)行上述的時(shí)間同步過(guò)程，直到重新達到主從時(shí)鐘之間的時(shí)間同步。
IEEE1588協(xié)議的運行是由時(shí)間戳驅動(dòng)的，時(shí)鐘同步精度主要歸結為時(shí)間戳的定時(shí)精度。IEEE1588使用UDP協(xié)議發(fā)送網(wǎng)絡(luò )同步報文，基于UDP協(xié)議傳輸的過(guò)程都是在TCP／IP協(xié)議模型下進(jìn)行數據包的逐層封裝和傳遞的。要使時(shí)鐘獲得的報文發(fā)送時(shí)間和報文接收時(shí)間相對精確、穩定，且把發(fā)送延遲和接收延遲不相等這種因素對計算傳播延遲產(chǎn)生的影響減小到最低，最好的解決辦法就是在TCP／IP協(xié)議棧的底層即物理層對同步報文標記時(shí)間戳，標記時(shí)間戳的操作越接近物理層，計算得到的主從時(shí)鐘的時(shí)間偏移量和傳播線(xiàn)路延遲就越準確。要實(shí)現這一目的就必須加入專(zhuān)門(mén)的硬件設備。美國國家半導體公司(National Semiconductor)推出的DP83640芯片就是一款集成IEEE1588精確時(shí)鐘協(xié)議硬件支持功能的以太網(wǎng)收發(fā)器。芯片內置高精度IEEE1588時(shí)鐘，并具有由硬件執行的時(shí)間戳標記功能，可為接收及發(fā)送信息包加入時(shí)間標記。采用DP83640的同步系統，可獲得納秒級的同步精度。

2 硬件設計
由于IEEE1588協(xié)議運行于以太網(wǎng)，在基于ARM的嵌入式系統上采用DP83640芯片移植IEEE1588協(xié)議的硬件基確是為系統增加以太網(wǎng)接口電路。以太網(wǎng)接口電路主要由媒體訪(fǎng)問(wèn)控制(Medium Access Control，MAC)器和物理層(Physical Layer，PHY)收發(fā)器兩部分構成。MAC控制器芯片實(shí)現OSI模型數據鏈路層的功能，提供尋址機構、數據幀的構建、數據差錯檢查、傳送控制、向網(wǎng)絡(luò )層提供標準的數據接口等功能。PHY芯片實(shí)現OSI模型物理層的功能，定義了數據傳送與接收所需要的電與光信號、線(xiàn)路狀態(tài)、時(shí)鐘基準、數據編碼和電路等，并向數據鏈路層設備提供標準接口。ARM處理器、MAC芯片與PHY芯片三者之間的關(guān)系是MAC芯片向上通過(guò)其處理器接口(Processor Interface)與ARM處理器的高級外設總線(xiàn)(APB)連接，向下通過(guò)其媒體獨立接口(Media Independent Interface，MII)接口與PHY芯片連接。最終，PHY芯片與RJ45接口連接。
本文使用SAMSUNG公司的S3C2440A型ARM處理器，其內部設有集成MAC控制器，而DP83640芯片只是PHY收發(fā)器，因此二者之間還需要增加MAC芯片。由于目前常用的以太網(wǎng)控制器都集成了MAC控制器和PHY收發(fā)器，這里選用DAVICOM公司的DM9000以太網(wǎng)芯片，其特點(diǎn)是：具有MII接口可以和片外PHY芯片連接；寄存器操作簡(jiǎn)單有效；成本低廉。
實(shí)現S3C2440A與DM9000連接，必須對兩者間的數據、地址、控制三大總線(xiàn)進(jìn)行連接和轉換，其連接關(guān)系如圖2所示。