基于FPGA的嵌入式以太網(wǎng)與Matlab通信系統的設計

摘要：隨著(zhù)FPGA單片可編程容量的日益增大，傳統的嵌入式系統設計正在逐漸被片上系統所取代，用于數據通信的以太網(wǎng)片上系統設計也越來(lái)越備受關(guān)注，另外，通信數據采集的可視化及數據處理的簡(jiǎn)單化要求也越來(lái)越明顯，基于這兩方面，本文簡(jiǎn)要介紹了如何利用Xilinx公司的MicroBlaze微處理器軟核，以及相應的嵌入式操作系統Xilkemel和Lwip協(xié)議功能函數，采用片上系統設計理念，來(lái)設計完成基于FPGA的嵌入式以太網(wǎng)與Matlab通信平臺的數據傳送交互系統。

O 引言

近年來(lái)，隨著(zhù)信息技術(shù)的發(fā)展，網(wǎng)絡(luò )化日加普遍，以太網(wǎng)被廣泛應用到各個(gè)領(lǐng)域。例如在數據采集領(lǐng)域，一些小型監測設備需要增加網(wǎng)絡(luò )實(shí)現遠程數據傳輸的功能，只要那些設備上增加一個(gè)網(wǎng)絡(luò )接口并實(shí)現了TCP／IP協(xié)議，就可以方便地接入到現有的網(wǎng)絡(luò )中，完成遠程傳輸數據的相關(guān)功能，所以小型設備的網(wǎng)絡(luò )技術(shù)一直是大家關(guān)注的焦點(diǎn)。另一方面，隨著(zhù)單片FPGA的邏輯門(mén)數不斷增大，人們開(kāi)始考慮將整個(gè)嵌入式系統集成到單片FPGA來(lái)實(shí)現，于是2001年Altera第一次提出了可編程片上系統(SOPC)概念，并且推出了第一款嵌入式處理器軟核Nios以及之后的第二代Nios II以及相應的開(kāi)發(fā)環(huán)境，此后xilinx也推出了MicroBlaze微處理器軟核，之后，隨著(zhù)Altera的CycloneIII和Stratix IV以及Xilinx的Spartan6和Virtex6等一系列大容量FPGA的推出，Xilinx于2009年正式提出了目標平臺設計并且推出了相應的軟件ISE 11，至此，嵌入式系統真正開(kāi)始走向了片上系統，自然，這中間也包括了以太網(wǎng)的嵌入式片上系統。

Matlab是美國MathWorks公司提供的商業(yè)數學(xué)仿真軟件，其中Simulink是Matlab中的一種可視化仿真工具，是一種基于框圖的設計環(huán)境，可以實(shí)現數據的仿真和處理，它提供了一種快速、直接明了的方式，用戶(hù)可以實(shí)時(shí)看到系統的仿真結果并且進(jìn)行相應的數據處理?；谝陨鲜聦?shí)，本文提出了基于FPGA的嵌入式以太網(wǎng)與Matlab通信系統的設計和研究，采用Xilinx公司的MicroBlaze嵌入式微處理器軟核，利用它和相應外設IP核一起完成SOPC的設計并且完成與Simulink數據的傳輸，最后動(dòng)態(tài)顯示以太網(wǎng)傳輸的數據。

1 系統硬件平臺設計

1．1 系統總體硬件的結構

在系統硬件結構中，考慮到系統復雜度和成本因素，我們選用了Xilinx公司的Spatan3A系列的XC3S700A作為主控制芯片，該芯片為Xilinx的Spartan系列的低端FPGA，采用了65nm技術(shù)，在集成度和性?xún)r(jià)比上都要優(yōu)于先前Spartan系列的FPGA，系統外掛一塊Micron公司的32M×16bits的DDR2芯片MT47H32M16作為外擴SDRAM，以及一片Numonyx公司的16Mb的SPI Flash M25P16作為數據存儲器，而10／100Mb以太網(wǎng)我們采用單片PHY芯片加X(jué)ilinx的MAC軟核來(lái)實(shí)現。該方案將物理層和MAC分開(kāi)，將MAC用IP來(lái)實(shí)現，從而整個(gè)系統更加靈活。其中單片PHY芯片有BroadCom公司的BCM5221，Intel公司的LXT971A、LXT972A，SMSC公司的DM9000、LAN83C185等。這里我們采用SMSC公司的LAN83C185來(lái)實(shí)現物理層。

1．2 系統整體框圖

雖然Matlab中可以采用相關(guān)命令創(chuàng )建一個(gè)TCP／IP的模塊進(jìn)行數據的接收和顯示，但是與Simulink中TC／IP模塊相比較為繁鎖，因此選擇用后者動(dòng)態(tài)實(shí)時(shí)顯示從以太網(wǎng)發(fā)送過(guò)來(lái)的數據，并可進(jìn)行相應的處理。本設計主要是完成發(fā)送正弦函數數據并在Simulink的接收模塊中顯示正弦函數圖形。系統的整體的框圖如圖l所示：

2 MicroBlaze的系統硬件配置和Simulink接收塊的搭建

2．1 MicroBlaze和系統設計

Xilinx公司的MicroBlaze嵌入式軟核是業(yè)界優(yōu)秀的32位軟處理器IP核之一，它支持CroConnect總線(xiàn)標準設計集合，具有兼容性和重復利用性，最精簡(jiǎn)的核只需要400個(gè)左右的Slice，MicroBlaze軟核內部采用哈佛結構的32位指令和數據總線(xiàn)，便于各個(gè)外設和它們之間的信號傳輸及相應的控制，它有下面的幾種互聯(lián)總線(xiàn)：

(1)處理器本地總線(xiàn)(PLB)?？梢詫⒍鄠€(gè)PLB主設備和PLB從設備連接到整個(gè)的PLB系統中。

(2)高速的本地存儲器總線(xiàn)(LMB)。用來(lái)取RAM塊的同步總線(xiàn)。

(3)XCL總線(xiàn)。是一個(gè)高性能的外部?jì)却嬖L(fǎng)問(wèn)總線(xiàn)。

(4)FSL總線(xiàn)。用于點(diǎn)對點(diǎn)的單向通信總線(xiàn)。

使整個(gè)系統的軟硬件設計，包括系統硬件平臺的搭建，驅動(dòng)程序的配置，Xilkernel操作系統內的核參數配置，軟件庫的設置，文件系統的生成及外設控制芯片接口配置都可以在EDK(Embedded Development Kit)內完成。EDK的整體開(kāi)發(fā)流程如圖2所示。

整個(gè)系統設計具體操作如下：

(1)在EDK的集成開(kāi)發(fā)環(huán)境XPS(Xilinx Platform. Studio)中，處理器功能單元，系統外圍總線(xiàn)結構，終端外設以及相應的地址映射和默認的驅動(dòng)等都可以在BSB(Base System Builder)中完成。在Microblaze系統的基本構建中其主要設置如下：使用Single Processor System系統，Local Memory為16k，系統時(shí)鐘頻率為62．5MHz，定時(shí)器和以太網(wǎng)中斷必須連接到處理器的中斷控制器上，另外，本設計還用到的GIOP、Ethernet MAC、DDR、SDRAM控制器等，其間用到的IP驅動(dòng)，都是用xilinx提供IP的自帶默認的相應驅動(dòng)。

(2)最后XPS自動(dòng)生成微處理器硬件規范MHS(Microprocessor Hardware Specification)和描述軟件系統結構的微處理器軟件規范MSS(Micro-processor Software Specification)文件以及一些相關(guān)的文件。這些文件都可以手動(dòng)進(jìn)行修改，從而是使整個(gè)系統更加的優(yōu)化。

(3)生成的系統最后生成bit文件，把其文件下載到目標板子上。

2．2 Simulink接收模塊的搭建

Simulink中TCP／IP中的接收模塊，其終端的地址，端口的設置要與FPGA上的以太網(wǎng)的IP地址、端口的設置一致，這就為T(mén)CP／IP接收模塊指定了要通信的地址即完成了接收模塊TCP／IP的相關(guān)配置，也就完成了FPGA與Matlab中以太網(wǎng)通信的接收模塊的搭建，在Simulink中，具體的模塊設計如圖3所示。

通信數據通過(guò)此模塊可以較直觀(guān)地用圖形動(dòng)態(tài)顯示。

3 系統的軟件平臺及網(wǎng)絡(luò )協(xié)議的實(shí)現

3．1 軟件內核和協(xié)議

本設計主要選擇了Xilinx公司的精簡(jiǎn)嵌入式操作系統Xilkemel，它是Xilinx提供的用于EDK系統的小型、模塊化的嵌入式操作系統內核，它支持Microblaze核，與EDK形成的硬件系統無(wú)縫連接，具有可定制、CPU資源占用較小、運行速度快等特點(diǎn)，是MicroBlaze嵌入式軟核的理想操作系統，其整體的開(kāi)發(fā)流程如圖4所示。

網(wǎng)絡(luò )通訊協(xié)議我們采用TCP／IP協(xié)議，該通訊協(xié)議采用四層(應用層、傳輸層、互連網(wǎng)絡(luò )層、網(wǎng)絡(luò )接口層)層級結構，每一層都呼叫它的下一層所提供的網(wǎng)絡(luò )來(lái)完成自己的需求，系統分為兩部分實(shí)現：

第一部分為物理層和MAC層，本設計中用LAN83C185來(lái)實(shí)現物理層，MAC層由Xilinx公司的Ethernet MAC IP核，并作為整個(gè)MicroBlaze系統硬件的一部分在FPGA內實(shí)現。

第二部分是運輸層和網(wǎng)際層，主要由軟件代碼實(shí)現。TCP／IP網(wǎng)絡(luò )通信軟件允許用戶(hù)遠程注冊到另一個(gè)系統中，并從一個(gè)系統復制文件到另一個(gè)系統，雖然Xilkernel本身不帶有文件處理系統和TCP／IP協(xié)議棧，但它與Xilinx公司的LwIP庫具有良好的接口，加上系統支持庫LibXilMFS可形成一個(gè)比較完整的嵌入式系統，其特點(diǎn)是內核配置功能都已集成到EDK工具中，使用簡(jiǎn)單、方便，內核啟動(dòng)靜態(tài)創(chuàng )建線(xiàn)程，而動(dòng)態(tài)分配內存，可加載或卸載不同功能模塊來(lái)實(shí)現內核的高擴展性。

本設計主要采用LwIP3．OOb(Light weight Internet Protocol stack)協(xié)議模塊套用于嵌入式系統的開(kāi)放源代碼TCP／IP協(xié)議棧中，LwI-P3．00b提供二種API模式：Socket模式和RWA模式，由于Socket模式開(kāi)發(fā)難度不大，只要啟動(dòng)X(jué)emacif input thread線(xiàn)程，從中斷響應的過(guò)程中接收數據包并轉移到LwlP的tepip thread中就可以。所以基于方便考慮我們決定上層協(xié)議部分協(xié)議模塊采用Socket模式，因此需在MSS文件里對LwIP進(jìn)行例化(包括相應的LwIP參數設置)從而減少存儲器利用量和代碼編寫(xiě)。

3．2 網(wǎng)絡(luò )通信程序的實(shí)現與設計

網(wǎng)絡(luò )通信程序主要完成從超極終端發(fā)送數據，傳到Simulink中的ICP／IP接收模塊。下面是主要的網(wǎng)絡(luò )通信程序：

Server_thread()函數是Xilkernel的第一個(gè)線(xiàn)程，初始化LwIP協(xié)議棧。

ServerAppThread()函數可完成MAC、IP、掩碼以及網(wǎng)關(guān)的配置，并完成Socket應用。

以太網(wǎng)的配置如下：

當服務(wù)器程序開(kāi)始運行時(shí)，主進(jìn)程就創(chuàng )建一個(gè)套接字，

并通過(guò)bind函數綁定，用函數listen進(jìn)行*，之后用lwip_accept進(jìn)行接收，然后用sys_thread_new啟動(dòng)進(jìn)程，processGet和Process Command函數分析數據包的內容并應用web serber定義的相關(guān)的命令實(shí)現相關(guān)的應用，write函數實(shí)現數據的發(fā)送，完成Socket服務(wù)并把數據發(fā)送給客戶(hù)端。

Simulink中用TCP／IP模塊，remote address參數設定為(211、80、192、237)，端口設定為80，即與IP4_ADDR(＆ipaddr，211，80，l92，237)和address．sin port=htons(80)設為一致，這樣就保證了接收與發(fā)送網(wǎng)絡(luò )地址和端口的一致性，保證數據傳輸的可實(shí)現性。設計發(fā)送的數據為：t=0：0．25：10，Y=sin(2*pi／10*t)，數據列表如下：

對應的Simulink接收模塊的數據圖形顯示如圖5所示。

由圖5我們可以看出，接收到的數據和發(fā)送的數據基本一致。

4 結論

本文研究了TCP／IP通信協(xié)議在Xilinx公司FPGA上的實(shí)現，介紹了其軟硬件的系統組成及原理，通過(guò)建立一個(gè)例子加以說(shuō)明和應用這個(gè)設計平臺，證明了此平臺設計可行性，并且完成了FPGA與Matlab的通信，為數據的實(shí)時(shí)顯示及實(shí)時(shí)控制提供了很好的平臺和設計方法，本設計也完成了CPU軟核設計的實(shí)現，其功能可根據需要進(jìn)行定制，非常靈活，不但引入了軟核處理器和嵌入式操作系統Xilkernel，而且應用了Lw-IP_300b棧，使用大量的IP核，這樣大大降低了系統平臺的復雜度，縮短了開(kāi)發(fā)的周期，其軟硬件部分的設計分離的設計架構，使得整個(gè)系統修改和重構更加方便，真正實(shí)現了所謂的片上系統。而本設計采用Matlab接收數據，并且可利用其強大的數據采集、處理、仿真、實(shí)時(shí)動(dòng)態(tài)顯示的功能來(lái)更好完成數據分析研究。