基于A(yíng)DV7170的紅外數字圖像顯示系統設計

摘要 由FPGA控制視頻譯碼芯片ADV7170，接收來(lái)自紅外熱像儀輸出的數字圖像，從而把數字圖像轉化為PAL制模擬信號并由電視機進(jìn)行顯示。該紅外數字圖像顯示系統具有小型化、低功耗、靈活性強等特點(diǎn)，能夠廣泛應用于國防科技中。
關(guān)鍵詞 FPGA；ADV7170；數字圖像

ADV7170芯片是AD公司推出的一款較新且功能較強的視頻譯碼器，這款高度集成的芯片，既包含精密的模擬電路，又包含高速數字電路。ADV7170應用廣泛，適用于DVD播放器、便攜式視頻設備、視頻監視器和機頂盒等場(chǎng)合。
紅外熱像儀將物體表面的溫度轉換成人眼可見(jiàn)的圖像，并以不同灰度值顯示物體表面的溫度分布。紅外熱像儀具有超遠距離成像特點(diǎn)，成像距離主要由物體溫度決定，從而克服傳統成像器件成像距離短的弊端。文中利用這一特點(diǎn)實(shí)現對熱像儀周?chē)沼虻膶?shí)時(shí)監測，達到預警的效果。

1 設計方案
文中嵌入式數字圖像顯示系統硬件系統結構如圖1所示，在此圖像顯示系統中，采用Altera公司的Cyclone 3系列FPGA：EP3C80F484C6，Analog Device公司的視頻譯碼芯片ADV7170。首先FPGA使用I2C總線(xiàn)對ADV7170的內部寄存器進(jìn)行配置，然后FPGA接收來(lái)自紅外熱像儀輸出的數字圖像，并轉化為ADV7170可識別的數據格式，最后由ADV7170把數字圖像轉化為PAL制模擬信號給電視機顯示。

2 ADV7170的配置
Analog Device公司生產(chǎn)的ADV7170是一款通用性強的視頻譯碼芯片。它是一款集成的數字視頻譯碼器，將數字形式的ITU_R_BT656組合視頻數據，轉換成標準的模擬基帶電視信號。它可以同時(shí)輸出一路復合視頻信號及一組RGB信號，或一路復合視頻信號及一組YUV信號，或二路復合視頻信號及一組亮度與色度信號。ADV7170的數據輸入有兩種模式：8位與16位。當工作于8位模式時(shí)，引腳P7～P0作為數據輸入口，輸入數據序列為Cb0、Y0、Cr0、Y1、Cb1、Y2……，在每個(gè)時(shí)鐘的上升沿采樣數據；當工作于16位模式時(shí)，引腳P7～P0輸入Y信號，引腳P15～P8輸入Cb、cr信號，每?jì)蓚€(gè)時(shí)鐘的上升沿采樣數據。無(wú)論工作在那種數據輸入模式，在輸入數據流中都需要嵌入同步控制數據。對該芯片應用的關(guān)鍵就是要設置ADV7170內部的一些寄存器使ADV7170能正常工作。而ADV7170采用了I2C總線(xiàn)接口標準，所以對該芯片的控制就主要是通過(guò)I2C總線(xiàn)進(jìn)行寄存器的配置。
(1)I2C總線(xiàn)的基本原理。I2C總線(xiàn)是Philps公司開(kāi)發(fā)的一種用于芯片間通訊的串行數據傳輸總線(xiàn)，它由串行時(shí)鐘線(xiàn)SCLOCK和串行數據線(xiàn)SDATA完成全雙工數據傳送。串行的8位雙向數據傳輸速率，在標準模式下可達100 kbit·s-1，快速模式下可達400 kbit·s-1，高速模式下可達3．4Mbit·s-1。I2C總線(xiàn)數據傳輸時(shí)，在時(shí)鐘高電平期間數據線(xiàn)上必須保持有穩定的邏輯電平轉態(tài)，高電平為數據1，低電平為數據0。只有在時(shí)鐘線(xiàn)為低電平時(shí)，才允許數據線(xiàn)的電平狀態(tài)變化。發(fā)送到串行數據線(xiàn)SDATA線(xiàn)上的每個(gè)字節必須為8位，每次傳輸發(fā)送的字節數量不受限制。每個(gè)字節后鼻血跟一個(gè)相應位，首先傳輸的是數據的最高為。如果從機要完成一些其他功能后才能接受或發(fā)送下一個(gè)完整的數據字節，可以使時(shí)鐘線(xiàn)SCLOCK保持低電平迫使主機進(jìn)入等待狀態(tài)。當從機準備好接收下一個(gè)數據字節并釋放時(shí)鐘線(xiàn)SCLOCK后，數據傳輸繼續。
I2C總線(xiàn)起始信號：在時(shí)鐘線(xiàn)保持高電平期間，數據線(xiàn)出現由高電平向低電平變化時(shí)啟動(dòng)I2C總線(xiàn)，為I2C總線(xiàn)的起始信號。
I2C總線(xiàn)終止信號：在時(shí)鐘線(xiàn)保持高電平期間，數據線(xiàn)出現由低電平向高電平變化時(shí)停止I2C總線(xiàn)數據傳輸，為I2C總線(xiàn)的終止信號。
I2C總線(xiàn)應答信號：I2C總線(xiàn)數據傳送時(shí)，每傳送1Byte數據后必須有應答信號。應答信號在第9個(gè)時(shí)鐘位上出現，接受器輸出低電平為應答信號，輸出高電平則為非應答信號。
圖2為ADV7170的I2C總線(xiàn)的一次完整的數據傳輸。

(2)I2C模塊設計與VHDL實(shí)現。設計需要配置的ADV7170內部寄存器如表1所示。