基于A(yíng)RM的嵌入式系統CF卡存儲技術(shù)

摘要：針對當前現有的CF 卡接口電路存在接口復雜、穩定性不高、存儲速度緩慢等缺點(diǎn)，通過(guò)深入研究ARM 處理器AT91RM9200 的外部總線(xiàn)接口（EBI）及CF 卡、CPLD 的工作原理，設計了新的CF 卡接口電路。新的CF 卡接口電路中采用了CPLD 來(lái)代替一般CF 卡接口電路中的雙向緩沖器、與非門(mén)等所有邏輯器件，通過(guò)現場(chǎng)對CPLD 編程來(lái)實(shí)現不同的邏輯功能。實(shí)驗表明，該電路更加簡(jiǎn)單、靈活、穩定、高速，對接口電路的設計有重要的參考價(jià)值。

關(guān)鍵詞：嵌入式系統；總線(xiàn)接口技術(shù)；CF 卡存儲技術(shù)；CPLD 編程；高速存儲

1 引言

隨著(zhù)應用需求的不斷提高，許多嵌入式系統在應用時(shí)都要求帶有擴展的大容量存儲器來(lái)存儲數據。CF 卡（Compact Flsah Card）由于價(jià)格便宜、存儲容量大、體積小、兼容性好等優(yōu)點(diǎn)被廣泛應用于嵌入式產(chǎn)品。然而現有的CF 卡接口電路存在接口復雜，穩定性不高等缺點(diǎn)，不能滿(mǎn)足客戶(hù)的需求。通過(guò)深入研究ARM 處理器AT91RM9200 的外部總線(xiàn)接口（EBI）、CF 卡和CPLD 的工作原理，提出利用CPLD來(lái)改進(jìn)CF 卡接口電路以解決現有接口電路中存在的缺點(diǎn)。

2 器件簡(jiǎn)介

2.1 外部總線(xiàn)接口

系統采用了以ARM920T 為內核的AT91RM9200作為微處理器，它是完全圍繞ARM920T Thumb 處理器構建的系統。它有豐富的系統與應用外設及標準的接口，包括一個(gè)高速片上SRAM 工作區及一個(gè)低等待時(shí)間的外部總線(xiàn)接口（EBI）以完成應用所要求的片外存儲區和內部存儲器映射外設配置的無(wú)縫連接。外部總線(xiàn)接口結構如圖1 所示。

EBI 通過(guò)集成電路支持CF 卡與SmartMedia 協(xié)議，從而極大地降低了對外部組件的需求。此外，EBI可處理多達8 個(gè)外設的數據傳輸，每個(gè)外設分配8 個(gè)在內置存儲控制器中定義的地址空間。數據通過(guò)16 位或32 位數據總線(xiàn)進(jìn)行傳輸，地址總線(xiàn)高達26位，8個(gè)芯片選擇口(NCS[7:0])和在不同外部存儲控制器間復用的多個(gè)控制引腳進(jìn)行復用。

2.2 CF 卡

CF 卡（Compact Flash Card）是采用Flash Memory技術(shù)的存儲卡，具有體積小、價(jià)格低廉、兼容性強、存儲量大等優(yōu)點(diǎn)。CF 卡支持三種接口模式，分別是PCCard Memory Mode、PC Card I/O Mode、True IDEMode。因為T(mén)rue IDE Mode 不經(jīng)常使用，故接口電路以PC Card Memory Mode 和PC Card I/O Mode設計。

2.3 CPLD

CPLD（Complex Programmable Logic Device）是一種較PLD 復雜的邏輯元件[2]，是一種用戶(hù)根據各自需要而自行構造邏輯功能的數字集成電路。其基本設計方法是借助集成開(kāi)發(fā)軟件平臺，用原理圖、硬件描述語(yǔ)言等方法，生成相應的目標文件，通過(guò)下載電纜（“在系統”編程）將代碼傳送到目標芯片中，實(shí)現設計的數字系統。

該文采用的CPLD 是Altera 公司的MAX7000S系列的EPM7128SQL100-10。它有84 個(gè)引腳，其中5 根用于ISP（IN System Programmable）下載，可方便的對其進(jìn)行“在系統”編程。EPM7128SQL100-10支持對電壓工作，可以利用Altera 公司的第四代開(kāi)發(fā)平臺quartus Ⅱ方便地進(jìn)行仿真、綜合和下載。

3 硬件接口電路設計

硬件接口電路的電路圖如圖2 所示。在此電路中用CPLD 來(lái)實(shí)現一般CF 卡接口電路中的雙向緩沖器和與非門(mén)等一些邏輯器件的邏輯功能，使接口電路變的更為簡(jiǎn)單、穩定、高速，而且可以通過(guò)現場(chǎng)修改程序來(lái)實(shí)現不同的功能。

CF 卡中的_CD1、_CD2 是CF 卡是否安裝的狀態(tài)檢測信號，在CF 卡中接地。當CF 卡沒(méi)有安裝時(shí)，電路中_CD1、_CD2 由上拉電阻將其輸出拉為高電平；當CF 卡安裝時(shí)，_CD1、_CD2 由CF 卡接地輸出為低電平，_CD1、_CD2 相當于CF 卡的總開(kāi)關(guān)。在實(shí)際接口電路中_CD1、_CD2 要接10 kΩ 的上拉電阻。