ARM、FPGA與可編程模擬電路設計的單芯片技術(shù)綜合應用

如果世上真的有典型或者通用的嵌入式系統應用，主流半導體公司的產(chǎn)品目錄一定會(huì )薄很多?，F在設計人員不僅要從多種處理器架構中進(jìn)行選擇(大多數嵌入式系統設計都以處理器內核為中心)，而且外設、通信端口和模擬功能組合的選擇幾乎無(wú)限。而這正好指出了嵌入式應用的多樣性所帶來(lái)的問(wèn)題：盡管有如此多的標準端口可供選擇，卻很少有設計人員能夠最終實(shí)現單芯片解決方案。他們的選擇往往都是微控制器加大量輔助芯片，其中常常包括一些用以提供微控制器所缺乏的特定邏輯功能的可編程邏輯，和作為實(shí)際信號接口的模擬IC。

設計人員極少實(shí)現單芯片解決方案，原因之一在于他們只能在有限的預定義功能組合中作出選擇。其它原因還包括應對設計變化的靈活性：功能與初始規格的匹配越精確，往后在項目進(jìn)展過(guò)程中能夠適應不斷變化的要求的空間就越小。然而，一旦解決方案要采用多芯片來(lái)實(shí)現，設計安全性的問(wèn)題就凸顯出來(lái)了。由于芯片間布線(xiàn)板級暴露，而且MCU代碼和/或FPGA配置數據沒(méi)有加密，整個(gè)設計便很容易被盜版。

而隨著(zhù)Actel SmartFusion器件的推出，設計人員現在可以使用單芯片解決方案來(lái)提供期盼已久的可編程邏輯、可編程模擬電路與一個(gè)功能強大的業(yè)界領(lǐng)先32位架構微控制器內核的結合。最重要的是，有一個(gè)同樣全面的工具鏈支持該器件的廣泛靈活性(模擬和數字功能均可定制)與ARM Cortex-M3處理器的軟件可編程性相結合。

F2: SmartFusion中的可編程模擬模塊(包括：精度為1%的ADC和DAC、多達3個(gè)采樣頻率為600 Ksps的12位ADC、最多三個(gè)12位第一階sigma delta DAC、 最多10個(gè)50 ns高速比較器以及集成多種溫度、電壓和電流監控功能。)

愛(ài)特(Actel)公司在非易失性閃存工藝方面的戰略性投資，帶來(lái)了是三項截然不同的技術(shù)的整合。其優(yōu)勢相當明顯：快閃編程器件把它的可編程邏輯配置數據和微控制器程序代碼永久性存儲在片上，因此它能上電即用，而不必等待從鄰近的EEPROM 裝載配置數據。而這也大大有助于解決知識產(chǎn)權(IP)安全性問(wèn)題，因為配置數據不再因器件間的傳送而暴露，從而避免被中途截取或被盜。更進(jìn)一步的保護是出廠(chǎng)保護，即閃存一旦被編程就會(huì )被永久性鎖定以防止被讀取，這就是Actel器件上的FlashLock功能。此外，由于基于快閃的IC可對小批量器件進(jìn)行編程，或是在制造過(guò)程的最后期在系統內對器件編程，故而適合眾多中小型生產(chǎn)規模的典型嵌入式設計。

這種硅工藝技術(shù)還有其它的優(yōu)點(diǎn)。相比純邏輯CMOS工藝，快閃需要高電壓來(lái)編程和擦除，故內置有高模擬電壓電平的監控能力。愛(ài)特采用的工藝可實(shí)現片上模塊間的隔離(通過(guò)一種三阱結構)，允許模擬和數字模塊并排放置，卻又彼此互不干擾。盡管這是一個(gè)混合信號環(huán)境，模擬功能仍能夠保持出色的偏移和噪聲等參數規格。

F3: 微控制器子系統

在模擬能力方面，SmartFusion器件帶有多達3個(gè)12位逐次逼近(SAR) 模數轉換器(ADC)，支持全分辨率500 Ksps工作。其中每個(gè)ADC都有一個(gè)對應的第一階1位sigma-delta 數模轉換器(DAC)，而且具有500 Ksps的更新速度和高效的12位分辨率。它還有一個(gè)新的可編程元件，就是信號調節模塊(SCB)。SCB由精確的高壓監控器、電流監控器、溫度監控器以及高速(50 ns)比較器組成。高壓監控器，亦即有源雙極型預定標調節器(ABPS)，能夠提供從-11.5V到+14V的電壓監控能力。專(zhuān)門(mén)設計的電流監控器通過(guò)放大外接低阻值感測電阻上的電壓降來(lái)實(shí)現檢測電流；而溫度監控器則通過(guò)外接二極管來(lái)實(shí)現檢測溫度。

所有這些模擬功能性在功能性配置和參數值方面都是完全可編程的，并擁有一個(gè)基于圖形用戶(hù)界面(GUI)的軟件環(huán)境，以及眾多用于板上FPGA配置的設計工具。

SmartFusion器件包含有多達500k可編程邏輯門(mén)電路，與基于快閃的 ProASIC3 FPGA器件系列一樣。這個(gè)邏輯電路支持350 MHz的系統性能，內置容量高達108 Kb的 SRAM，并擁有大量工作頻率高至350 MHz的數字I/O，支持LVDS、LVPECL、PCI/PCI-X等接口標準，可驅動(dòng)高達24mA的電流。設計選擇包括愛(ài)特的HDL(硬件描述語(yǔ)言)工具鏈、Libero集成設計環(huán)境，可以硬件創(chuàng )建邏輯功能，或者是在GUI以拖放式(drag-and-drop)操作創(chuàng )建設計。這種方法可快速輸入預定義的IP模塊，這些模塊可能是源于以前設計的復用元件，或者是愛(ài)特提供的函數庫內的函數，也可能是第三方供應商提供的IP。