嵌入式系統應用中NV SRAM存儲器的應用

如果需要尋址更多的數據存儲器，只需在微處理器的數字接口簡(jiǎn)單地添加高位地址線(xiàn)即可，圖中所示的8051支持64kB(A0-A15)的尋址空間，最高5位地址線(xiàn)(A16-20)和片選引腳可用于選擇64kB存儲器頁(yè)，對于編程器而言采取讀、寫(xiě)子程序能使大容量存儲變得完全透明。上述操作不適用于程序存儲器，由于微處理器取代碼時(shí)不允許頁(yè)選擇，它按照16位地址取指令，可能選擇錯誤的頁(yè)碼。如果圖1選用DS1245，則只能尋址到一半的數據。如果用A16建立第二頁(yè)存儲器，當存取第二頁(yè)的數據時(shí)會(huì )導致微控制器取第二頁(yè)的指令。

具體設計中需注意以下事項

1。檢查總線(xiàn)時(shí)序

控制信號是否提供了足夠的讀、寫(xiě)時(shí)間，要特別注意系統的時(shí)鐘速率，因為控制信號的時(shí)序總是取決于時(shí)鐘速率。如果總線(xiàn)控制信號速度過(guò)高，大多數微處理器能夠展寬時(shí)鐘，降低數據存儲速率。

2。確認總線(xiàn)控制信號在上電或掉電時(shí)的狀態(tài)

如果Vcc高于門(mén)限電壓時(shí)CE=WE=0，當前地址的數據在沒(méi)有正常寫(xiě)操作的情況下將被破壞。如果系統僅對本地可尋址空間尋址，要確?？偩€(xiàn)控制信號在復位狀態(tài)處于禁止狀態(tài)、保證數據不被破壞。當采用擴展尋址時(shí)，需保證I/O信號控制CE和WE在上電或掉電狀態(tài)下均處于高電平。利用CPU監控電路能夠保證微處理器在NVSRAM處于電池備份模式時(shí)不會(huì )訪(fǎng)問(wèn)NVSRAM。這時(shí)模塊內的片選信號為高電平，與外部CE信號無(wú)關(guān)，模塊內的SRAM將拒絕任何外部訪(fǎng)問(wèn)。

微處理器利用NVSRAM存儲程序

利用NVSRAM存儲程序時(shí)有兩點(diǎn)值得特別考慮：1。NVSRAM必須具有足夠快的存取速率、不需要降低時(shí)鐘速度。2。Vcc低于電壓監視門(mén)限時(shí)，不能訪(fǎng)問(wèn)NV

SRAM。微處理器必須在每個(gè)機器周期取指令(通常每個(gè)機器周期占用一個(gè)以上的時(shí)鐘周期)，如果程序存儲器速度較慢、需降低時(shí)鐘速率以符合存儲器存取速率的要求。顯然，這種情況制約了系統性能。目前，5V高速NVSRAM的存取時(shí)間可以達到70ns，3。3V的NVSRAM可以達到100ns，能夠符合大多數應用的要求。

利用復位門(mén)限接近Vcc的CPU監控電路能夠避免微處理器在NVSRAM就緒之前對其進(jìn)行讀、寫(xiě)操作，此外，Vcc噪聲有可能導致電壓瞬間跌落至Vcc門(mén)限以下，造成器件在瞬間干擾時(shí)無(wú)法讀取。鑒于這一點(diǎn)，建議在靠近模塊的Vcc引腳安裝去耦電容。由于市場(chǎng)上可以很容易找到5%電壓容差的CPU監控芯片，因此，采用電壓容差為10%的NVSRAM可簡(jiǎn)化設計，現有的3。3V和5V的器件均可滿(mǎn)足這種要求。

如上所述，NVSRAM不適合作便攜數據的載體，當器件脫離具有實(shí)際意義的電路時(shí)容易丟失數據。最好是在線(xiàn)進(jìn)行器件編程，為解決嵌入式系統的在線(xiàn)編程問(wèn)題，可以簡(jiǎn)單構建一個(gè)導入裝載器，流程如圖3所示。

導入器在切換存儲器(從微控制器的內部EPROM切換到外部NVSRAM)時(shí)工作，存儲器內部電路通過(guò)RS232端口接收數據，將數據復制到適當地址的NVSRAM內。實(shí)現該流程的簡(jiǎn)單數據格式是Intel的十六進(jìn)制文件格式，因為這種對數據和數據地址的編碼格式是許多匯編語(yǔ)言采用的標準文件格式。EA引腳置“1”，選擇內部存儲器，此時(shí)PC機可以通過(guò)一個(gè)RS232串口給微控制器發(fā)送數據。微控制器將代碼寫(xiě)入NVSRAM后即可關(guān)閉電源、清EA引腳，當再次上電時(shí)微處理器便開(kāi)始執行存放在NVSRAM內的代碼。一旦完成了最初的硬件和軟件開(kāi)發(fā)，就可以方便地進(jìn)行快速編程，大大縮短產(chǎn)品開(kāi)發(fā)周期。這種方案的缺陷是對于不同產(chǎn)品的開(kāi)發(fā)必須保持固定的晶振頻率，以保證串行端口的波特率能夠由PC機軟件調節。