基于FPGA技術(shù)的存儲器設計及其應用

　　不同的存儲器根據各自特點(diǎn)，應用場(chǎng)合也不盡相同。ROM存儲器主要用來(lái)存儲“常量”，如系統參數、波形發(fā)生器的信源等。先進(jìn)先出FIFO存儲器可用于信號的實(shí)時(shí)不間斷采集，存儲、緩沖兩個(gè)異步時(shí)鐘之間的數據傳輸等。

　　ROM、FIFO等存儲器的調用庫函數構造方法與雙端口RAM的構造方法類(lèi)似，在mega-lpm庫中調用相應的模塊單元即可。其中ROM存儲器在庫中是LPM_ROM模塊，FIFO存儲器在庫中有CSFIFO、DCFIFO、LPM_FIFO、LPM__FIFO_DC、SCFIFO、SFIFO共六種。需要說(shuō)明的是由于ROM在實(shí)際系統運行時(shí)的不可寫(xiě)入性，在ROM構造過(guò)程中要對ROM存儲器進(jìn)行數據初始化。這一操作是通過(guò)設置PLM_FILE項完成的。在引腳／參數設置窗口的Parameters參數設置處選擇該項，再通過(guò)ParameterValue項確定相應的數據初始化文件（*.mif）即可。下面是VHDL格式的ROM數據初始化文件（文件可用任何文本編輯器實(shí)現）：

　　雙端口RAM在高速數據采集中的應用

　　利用傳統方法設計的高速數據采集系統由于集成度低、電路復雜，高速運行電路干擾大，電路可靠性低，難以滿(mǎn)足高速數據采集工作的要求。應用FPGA可以把數據采集電路中的數據緩存、控制時(shí)序邏輯、地址譯碼、總線(xiàn)接口等電路全部集成進(jìn)一片芯片中，高集成性增強了系統的穩定性，為高速數據采集提供了理想的解決方案。下面以一個(gè)高速數據采集系統為例介紹雙端口RAM的應用。

　　該系統要求實(shí)現對頻率為5MHz的信號進(jìn)行采樣，系統的計算處理需要對信號進(jìn)行波形分析，信號采樣時(shí)間為25μs。根據設計要求，為保證采樣波形不失真，A／D采樣頻率用80MHz，采樣精度為8位數據寬度。計算得出存儲容量需要2K字節。

　　根據設計要求，雙端口RAM的LPM_WIDTH參數設置為8，LPM_WIDTHAD參數設置為11（211=2048），使用讀寫(xiě)使能端及讀寫(xiě)時(shí)鐘。ADCLK、WRCLK和地址發(fā)生器的計數頻率為80MHz。

　　A／D轉換值對雙端口RAM的寫(xiě)時(shí)序為順序寫(xiě)方式，每完成一次A／D轉換，存儲一次數據，地址加1指向下一單元，因此寫(xiě)地址發(fā)生器（RAM_CONTROL）采用遞增計數器實(shí)現，計數頻率與ADCLK、WRCLK一致以保證數據寫(xiě)入時(shí)序的正確性。寫(xiě)操作時(shí)序由地址和時(shí)鐘發(fā)生器、A／D轉換時(shí)鐘和雙端口RAM的寫(xiě)時(shí)鐘產(chǎn)生。停止采樣時(shí)AD_STOP有效，寫(xiě)地址發(fā)生器停止計數，同時(shí)停止對RAM的寫(xiě)操作。將地址發(fā)生器的計數值接至DSP總線(xiàn)可以獲取采樣的首尾指針。地址發(fā)生器單元一般用（VHDL）語(yǔ)言編程實(shí)現，然后生成符號文件RAM_CONTROL在上層文件調用。其部分VHDL語(yǔ)言程序如下：

　　對雙端口RAM的讀操作采用存儲器映像方式，其讀出端口接DSP的外擴RAM總線(xiàn)，DSP可隨機讀取雙端口RAM的任一單元數據，以方便波形分析。 由于LPM_RAM_DP模塊的讀端數據總線(xiàn)q不具有三態(tài)特性，因此調用三態(tài)緩沖器74244，通過(guò)其將輸出數據連接到DSP數據總線(xiàn)上。

　　在高速數據采集電路中，數據緩存也可以用FIFO或單端口RAM實(shí)現。用FIFO進(jìn)行數據緩存，由于其已經(jīng)把地址發(fā)生部分集成在模塊單元內，因此省去了一部分程序編寫(xiě)，但是DSP卻不能任意地訪(fǎng)問(wèn)FIFO的存儲單元，只能是順序寫(xiě)入／讀出數據，這樣設計，系統的靈活性就大大降低。如果DSP的分析計算需要特定單元的數據，則系統的效率和速度會(huì )因為無(wú)效數據的讀取而降低。使用單端口RAM進(jìn)行數據緩存同樣存在一些問(wèn)題。由RAM側看，DSP和A／D轉換器是掛在一條總線(xiàn)上的，當從RAM向DSP傳輸數據的時(shí)候，A／D轉換器就不能有數據傳到該總線(xiàn)上，否則會(huì )產(chǎn)生總線(xiàn)沖突，引起芯片損壞。解決這個(gè)問(wèn)題就需要增加電路。應用雙端口RAM就不存在這個(gè)問(wèn)題，而且使系統結構劃分更明確，符合模塊化設計思想。

　　結語(yǔ)

　　綜上所述，利用FPGA芯片的高速工作特性，以及其內部集成嵌入式陣列和大規模邏輯陣列的特點(diǎn)，設計存儲器，三態(tài)緩存器、地址發(fā)生器、以及復雜的時(shí)序邏輯電路等，應用于高速數據采集電路中可以使電路大大簡(jiǎn)化，性能提高。同時(shí)由于FPGA可實(shí)現在系統編程（ISP），使系統具有可在線(xiàn)更新、升級容易等特點(diǎn)，是一種較為理想的系統及電路實(shí)現方法。