DSP與AD轉換器的接口電路設計
加入技術(shù)交流群
6 模數轉換器的采樣和數據輸出
6．1 采樣
只需要提供給ADS5422時(shí)鐘信號，ADS5422就會(huì )根據這個(gè)時(shí)鐘信號開(kāi)始采樣。但由于ADS5422是高速AD，一般其輸出的數據信號和模擬信號有10個(gè)時(shí)鐘周期的延遲。還有一個(gè)需要注意的地方，就是該芯片啟動(dòng)的時(shí)間相當長(cháng)，這也是高速AD轉換器的普遍缺點(diǎn)。如果將一個(gè)60MHz的時(shí)鐘輸出到ADS5422，ADS5422就會(huì )馬上開(kāi)始采樣，但此時(shí)的采樣頻率低于60MHz，然后緩慢地上升到60MHz，直至穩定。這是ADS5422的時(shí)鐘建立時(shí)間，一般需要5ms。如果時(shí)鐘為60MHz，則前500個(gè)采樣數據的采樣頻率為未知，不能使用。ADS5422的采樣時(shí)序如圖5所示。圖中所示各個(gè)時(shí)間如表2所示。本文引用地址：http://dyxdggzs.com/article/148831.htm
ADS5422有兩種數據輸出格式，一種是直接二進(jìn)制編碼方式，另一種是二進(jìn)制補碼方式。直接二進(jìn)制方式的最高位仍然是數據位，而二進(jìn)制補碼方式的最高位為符號位。兩種編碼方式通過(guò)BTC引腳來(lái)設置，如果該引腳為高，則為二進(jìn)制補碼方式，否則為直接二進(jìn)制方式。根據模擬信號輸入方式的不同，編碼所代表的電壓值也不相同。
6．2 數據輸出
ADS5422的數據輸出可以輸出使能引腳
屏蔽。一旦啟動(dòng)了AD采樣，AD將持續采樣，如果需要禁止數據輸出，則將引腳置高，這樣處理器將不會(huì )讀取AD的數據。此外，ADS5422還提供一個(gè)數據溢出引腳OVR，如果模擬信號輸入超過(guò)AD的范圍，AD的數據輸出將一直為正的或者負的最大值，在這種情況下，OVR引腳將持續輸出高電平通知處理器數據溢出。
7 ADS5422和DSP的硬件連接
ADS5422采集數據后，由TMS320C6203B讀入數據進(jìn)行算法處理，并將處理后的結果送到PC存儲并顯示。ADS5422和DSP的硬件連接如圖6所示。
使用DSP的32位外部擴展總線(xiàn)接口XBUS連接ADS5422，實(shí)現XBUS從ADS5422讀取數據并存儲在DSP的內部RAM中，由于A(yíng)DS5422只有14位數據，實(shí)際上只需要使用外部擴展總線(xiàn)的低14位。使用DSP的定時(shí)器輸出信號TOUT0提供精確穩定的時(shí)鐘給ADS5422，控制AD的采樣頻率，并且該時(shí)鐘可根據定時(shí)器參數由軟件設置，增加AD采樣頻率的靈活性。在DSP內部寄存器中，將多通道緩沖串口MBSP的引腳配置成通用的I／O引腳，使用其中的DR0、DR1以及DX0引腳讀入或者寫(xiě)入ADS5422的控制信號OVR、DV以及。
評論