基于FPGA的高速卷積硬件設計及實(shí)現

為了在整個(gè)轉換計算過(guò)程中保持高信噪比，FFTIP核在定點(diǎn)結構與全浮點(diǎn)結構之間折中，使用塊浮點(diǎn)結構來(lái)表示轉換結果。在定點(diǎn)結構中，數據精度需要足夠大，才能充分表示整個(gè)計算過(guò)程中的所有的中間計算結果。在執行定點(diǎn)FFT過(guò)程中，經(jīng)常出現數據的位數過(guò)大或精度損失的現象。而在浮點(diǎn)結構中，每個(gè)數用單獨的指數和尾數來(lái)表示，雖然這樣可以大大提高數據精度，但是浮點(diǎn)運算需要占用更多的器件資源。塊浮點(diǎn)結構保證了FFT整個(gè)轉換過(guò)程中數據位數的有效使用，每次通過(guò)基4-FFT運算以后，數據位數最大可能增加倍，根據前面輸出數據模塊動(dòng)態(tài)范圍的測量進(jìn)行比例換算，換算過(guò)程中累計的移位次數被作為整個(gè)模塊的指數輸出。這種移位方法保證了最低位(LSB)的最小值在乘法運算后的輸出進(jìn)行舍入操作之前就被舍棄。實(shí)際上，塊浮點(diǎn)表示法起到了數字自動(dòng)增益(AGC)的作用，為了在連續輸出模塊中產(chǎn)生統一的比例，必須用最終的指數對FFT函數輸出進(jìn)行比例換算。

4 實(shí)際工程中的卷積的實(shí)現

如圖2所示，給出了一個(gè)實(shí)際應用的例子。為了保證I，Q兩路的相位同一性，使用雙通道A/D，選擇Linear公司的LTC2280，LTC2280支持10 bit，105 Ms/s的最大采樣率，并擁有61.6 dB的信噪比(SNR)，85 dB的無(wú)雜散動(dòng)態(tài)范圍(SFDR)，滿(mǎn)足系統需要。雙通道D/A使用Analog公司的AD9763，AD9763支持10 bit、125 Ms/s的最大采樣率。

首先，需要在PC機上準備好h(n)對應的DFT變換結果H(k)，H(k)的處理實(shí)際上有兩種方法，一個(gè)是將h(n)下載到下位機中，使用下位機硬件實(shí)現H(k)，還有就是將H(k)在上位機就計算好，直接將計算結果下到下位機中。由于h(n)在系統工作中是不變的，在PC機端事先計算好H(k)更合適，不僅可以減少FPGA的資源占用，而且也方便數據的處理。基于以上的考慮，本系統將在PC機端求出的H(k)通過(guò)422接口下載到下位機的RAM中，方便使用。

下位機系統工作之前，上位機需要通過(guò)PCI控制板卡將計算好的數據下載到下位機的RAM中，方便工作過(guò)程中的數據使用。在收到外部控制信號后，下位機開(kāi)始啟動(dòng)，LTC2280開(kāi)始采集I、Q通道數據并送入到FPGA中。

AD輸出的I，Q數據直接作為一個(gè)復數的實(shí)部和虛部進(jìn)入FFT核進(jìn)行FFT變換。為了加速處理速度，使用基-4四引擎輸出結構。FFT核輸出的結果X(k)過(guò)指數調整以后直接進(jìn)入到一個(gè)硬件復數乘法器，與存儲于RAM中計算好的H(k)對應相乘，同時(shí)乘法器輸出可以直接輸入到IFFT模塊進(jìn)行逆FFT運算，IFFT計算結果再經(jīng)過(guò)指數調整以后即可以直接通過(guò)D/A輸出。

5 性能分析與改進(jìn)

FPGA的流水線(xiàn)結構決定了速度的瓶頸取決于整個(gè)流程中處理速度最慢的部分。在FFT核速度可以保證的前提下(EP2S60的理論速度可以達到293.06 MHz)，而處理過(guò)程中全部使用FPGA內部RAM來(lái)存儲中間數據，所以在本系統中，FPGA內部的理論處理速度達到200 MHz以上。本系統的處理速度主要局限于A(yíng)/D和D/A的數據轉換率，根據實(shí)際測試，在100 MHz系統時(shí)鐘下，數據吞吐率可達100 Ms/s，滿(mǎn)足了設計技術(shù)指標。圖4給出了FPGA的資源占用。為了較好地檢測整個(gè)使用FFT_IFFT實(shí)現卷積的系統性能，設計了一個(gè)初略性能分析測試結構，如圖5所示。