一種基于FPGA的接口電路設計

摘 要：在航空電子系統中，經(jīng)常需要對1553B總線(xiàn)和ARINC429總線(xiàn)進(jìn)行雙向數據轉換以適應不同電子設備的接口要求。由于兩種總線(xiàn)標準傳輸協(xié)議不同，傳輸速率和數據格式有較大差異，常規系統需要多種專(zhuān)業(yè)數據轉換芯片以滿(mǎn)足數據轉換要求。本文介紹一種基于FPGA的通用數據轉換模塊設計。

引言

在航空領(lǐng)域，1553B總線(xiàn)和ARINC429總線(xiàn)是應用較為廣泛的兩種總線(xiàn)標準，載機航電系統較多應用1553B總線(xiàn)，而機載武器系統則較多應用ARINC429總線(xiàn)，作為武器系統和航電系統通信控制中介的發(fā)射裝置則需對兩種總線(xiàn)標準進(jìn)行數據轉換?，F將兩種總線(xiàn)數據格式進(jìn)行簡(jiǎn)單介紹。

1)GJB1553B總線(xiàn)簡(jiǎn)介

GJB1553B數據總線(xiàn)采用Manchester編碼解碼協(xié)議，以異步、命令/響應方式執行數據傳輸，通常采用半雙工方式，其傳輸速率為1Mbit/s.Manchester碼與常用的不歸零碼(NRZ)的編碼不同，在電路中，NRZ碼的“0”用低電平表示;Manchester碼的“0”用由低到高的電平跳變表示。同理，NRZ碼的“1”用高電平表示;Manchester碼的“1”用由高到低的電平跳變表示。在實(shí)際應用中采用差分Manchester碼。差分Manchester碼與不歸零(NRZ)的波形對照如圖1所示。

2)ARINC 429 簡(jiǎn)介

ARINC429總線(xiàn)是目前應用較多的機載航空總線(xiàn)之一，它是一種單向是一種單向廣播式總線(xiàn)，其信息傳輸速率為12.5~100kbit/s[2].ARINC429規定數據傳輸采用雙極性歸零碼(如圖2所示)，即調制信號有“高”、“零”、“低”狀態(tài)組成，傳輸介質(zhì)為雙絞屏蔽電纜。

1 基于FPGA的轉換電路硬件設計

數據轉換核心工作是對各種總線(xiàn)標準的數據進(jìn)行編解碼。在傳統數據轉換電路中，一般先由各種總線(xiàn)標準的專(zhuān)業(yè)編輯碼芯片對數據進(jìn)行編解碼，再對數據進(jìn)行處理，傳統的轉換電路設計較為簡(jiǎn)單，但功耗較高，可編程邏輯的資源未能充分利用?，F介紹一種基于FPGA的數據轉換電路設計。

數據轉換硬件電路設計：

數據轉換電路主要包括FPGA、DSP和外圍驅動(dòng)調理電路。其中DSP控制各模塊工作時(shí)序，FPGA負責曼碼編解碼、DSP外圍控制邏輯、數據格式轉換、時(shí)鐘信號產(chǎn)生及數據暫存等功能實(shí)現，數據存儲在高速低功耗的CMOS靜態(tài)RAM中。數據轉換電路硬件設計框圖如圖3所示。

考慮到電路各模塊間數據通訊，數據線(xiàn)需要占用大面積的PCB空間，切高速信號間可能產(chǎn)生串擾。故在此處我們將1553B芯片的編解碼部分集成到FPGA中，外圍通過(guò)模式變壓器和簡(jiǎn)單的整形電路將數據電平調理到適合FPGA接收的范圍。這樣可以降低整個(gè)數據轉換電路的功耗，提高CPU控制板的集成度，減小發(fā)熱量，簡(jiǎn)化PCB板的布線(xiàn)，提高整個(gè)系統的穩定性。

2 系統仿真驗證

整個(gè)FPGA功能模塊采用Verilog語(yǔ)言進(jìn)行集成，利用FPGA仿真工具對設計中的關(guān)鍵信號和模塊進(jìn)行仿真可極大節省開(kāi)發(fā)時(shí)間，提高系統運行的穩定性，降低開(kāi)發(fā)成本。

1)GJB1533B數據轉換實(shí)現

GJB1553B數據采用曼徹斯特編碼，要實(shí)現數據轉換必須對曼碼進(jìn)行解碼，曼徹斯特編碼解碼邏輯電路由同步頭識別邏輯電路、數據采樣邏輯電路和譯碼邏輯電路構成。同步頭的識別較為關(guān)鍵，如果不能正確的識別可能導致命令丟失或者參數設置錯誤。在此我們采用的技術(shù)是：數據采樣邏輯電路時(shí)鐘監測數據輸入線(xiàn)路，把數據輸入線(xiàn)路上的電平的跳變作為一個(gè)觸發(fā)事件，這個(gè)觸發(fā)事件是否有效由以下條件決定：

如果在后來(lái)采集到的數據隊列中連續存在1.5位的低電平和兩個(gè)有效的Manchester碼位，就認為命令字同步頭有效;如果在后來(lái)采集到的數據隊列中連續存在1.5位的高電平和兩個(gè)有效的Manchester碼位，就認為數據字同步頭有效。在隨后連續收到17位Manchester碼，最后一位是奇校驗位，如果奇校驗位正確，說(shuō)明收到一個(gè)正確完整的字，這個(gè)十六位字是命令字還是數據字由同步頭的格式確定。

在FPGA中進(jìn)行仿真，其波形如圖4所示。

由圖可以看出，在FPGA內部曼徹斯特碼順利轉換了計算機通用的二進(jìn)制數據。

2)ARINC429數據轉換實(shí)現

ARINC429數據的基本信息單元是由32位構成的一個(gè)數據字，每個(gè)數據字被分為5組，即： 第1~8位為標志位(LABEL)、第9~10位為源/目的識別位(SDI)、第11~29位為數據區(DATA)、第30~31位為符號位(SSM)、第32位為奇偶校驗位(PARITY)。實(shí)際上，ARINC429對數據位的使用在很大程度上可以由系統設計者自己定義，在32bit串行傳輸的基本特征下，只要收發(fā)雙方使用相同的約定即可。根據429數據格式在FPGA中用Verilog語(yǔ)言對編解碼格式進(jìn)行集成，其仿真波形如圖5所示。

由圖可以看出， 在F P G A 內部ARINC429數據順利轉換了計算機通用的二進(jìn)制數據。

3 結語(yǔ)

通過(guò)仿真可以看到， G J B 1 5 5 3 B 和ARINC429在FPGA內部經(jīng)過(guò)各自編解碼模塊解碼后都準確穩定地轉換為二進(jìn)制數據，由于Verilog語(yǔ)言的強移植性，編解碼模塊可直接移植到其他模塊達到兩種總線(xiàn)數據的通信傳輸