嵌入式測試方案及高速測試技術(shù)

前  言  

目前，在許多應用領(lǐng)域，例如處理器、移動(dòng)電話(huà)、調制解調器等產(chǎn)品，SOC技術(shù)已經(jīng)成為主要的研究方向。這類(lèi)SOC芯片整合了數字邏輯電路、模擬電路、內存模塊以及知識產(chǎn)權(IP)核，甚至將微處理器、外圍接口、通信模塊皆能包括于一芯片中。SOC芯片的應用，對于提升系統性能、減少系統能耗、降低系統的電磁干擾、提高系統的集成度都有很大的幫助，順應了產(chǎn)品輕薄短小的趨勢。  

安捷倫公司推出的93000 SOC測試系統，完全滿(mǎn)足業(yè)界需求，對于高速數字電路、嵌入式內存、混合信號測試都提出了有效的解決方案。  

嵌入式內存測試  

嵌入式內存是SOC芯片不可或缺的組成部分，因此其測試以及分析的方法也就相當重要。93000 SOC測試系統在內存的測試上，無(wú)須額外的硬件，可直接將高速數字測試通道，作為內存測試之用，以達到全速測試的目的，同時(shí)在運行中切換邏輯與內存測試，能有效提高產(chǎn)率，并進(jìn)一步作冗余分析和修補。  

內存測試與除錯  

首先，在93000提供的APG(算法圖碼發(fā)生器)軟件中，我們可以描述出待測的內存大小，包含X和Y方向的地址數、I/O位數及其與實(shí)體地址的關(guān)系，即所謂的不規則圖碼。因為93000 SOC系統的獨立通道架構，在資源安排上，可任意使用1024 個(gè)測試通道，幾乎沒(méi)有I/O數的限制，也因此在DUT 板設計與引腳安排上更具有彈性。 當待測對象有多個(gè)內存塊，或者是對嵌入式內存，只有部份引腳用于內存測試時(shí)，利用APG中可定義多個(gè)測試端口的功能，可以指定不同的引腳至不同的測試端口。但是仍須定義存取的運作，比如讀和寫(xiě)，以及這些運作中是否需要多任務(wù)或流水線(xiàn)處理。  

接著(zhù)便需選擇測試圖碼，其目的在于利用一連串的讀寫(xiě)動(dòng)作重復測試內存的每一個(gè)單元，不同的圖碼可檢測到不同的制程錯誤，例如固定錯誤、耦合錯誤等。93000已將校驗板、步進(jìn)6N等標準的內存測試圖碼作成圖庫，使用者可直接選取，或者，根據待測物的特定需求，使用ASCII格式自行編輯圖碼。  

內存測試的圖碼需占用大量的向量?jì)却?，?2