基于Nexys 3開(kāi)發(fā)板的堆棧處理器的測試

　　前言

　　堆棧處理器是一種專(zhuān)門(mén)面向嵌入式控制領(lǐng)域的處理器，其所有執行過(guò)程均依賴(lài)于兩個(gè)硬件支持的堆棧：執行數學(xué)表達式的數據堆棧(Data Stack)和保存子程序返回地址的返回堆棧(Return Stack)，而不是大量的通用寄存器。堆棧處理器的特征使其相比較于RISC和CISC等通用寄存器處理器，更加適合應用于嵌入式實(shí)時(shí)控制領(lǐng)域。本文在上述背景下，介紹了一個(gè)堆棧處理器的IP核，給出了其在Digilent公司的Nexys 3開(kāi)發(fā)板上的實(shí)現結果，以及使用ModelSim SE 6.5C仿真測試的結果。

　　堆棧處理器IP核簡(jiǎn)介

　　圖1給出了堆棧處理器IP核的結構框圖。從圖中可以看出，本文的堆棧處理器IP核包含兩個(gè)堆棧，一個(gè)是支持數據運算的數據堆棧，該堆棧由三個(gè)棧頂緩沖寄存器T、N1、N2以及一個(gè)深度為8的循環(huán)緩沖組成;另外一個(gè)是支持程序調用的返回堆棧，該堆棧由棧頂寄存器R以及一個(gè)深度為8的循環(huán)緩沖組成。處理器還包含一個(gè)程序計數器PC、一個(gè)指令寄存器I和一個(gè)地址寄存器A。數據運算則由ALU模塊執行。處理器的所有操作都在有限狀態(tài)機FSM控制下完成。