S2C為Xilinx原型驗證系統提供突破性驗證模塊技術(shù)

        S2C 日前宣布其Verification Module技術(shù)（專(zhuān)利申請中）已可用于其基于Xilinx的FPGA原型驗證系統中。V6 TAI Verification Module可以實(shí)現在FPGA原型驗證環(huán)境和用戶(hù)驗證環(huán)境之間高速海量數據傳輸。用戶(hù)可以使用Xilinx ChipScope或者第三方調試環(huán)境，同時(shí)查看4個(gè)FPGA。另外，V6 TAI Verification Module還可以用于1.3M～4.7M ASIC門(mén)的原型設計。V6 TAI Verification Module具有PCIe Gen2、千兆串行收發(fā)器、SATA2和USB 3.0等高速接口。

         S2C的董事長(cháng)及首席技術(shù)官Mon-Ren Chene先生說(shuō)：“我們在今年6月份首次發(fā)布的Verification module技術(shù)是為使用Xilinx原型驗證系統的客戶(hù)提供的技術(shù)。這是一種可以將用戶(hù)的FPGA原型環(huán)境和用戶(hù)驗證環(huán)境接口的突破性技術(shù)。由于設計通 常被分割到多個(gè)FPGA中，用戶(hù)可以有這項新能力同時(shí)對多個(gè)FPGA進(jìn)行調試對他們來(lái)說(shuō)非常重要。FPGA原型驗證系統以系統速度或者接近系統速度運行。 通過(guò)高速接口，FPGA原型驗證環(huán)境可以更容易地連接到實(shí)際目標系統環(huán)境。”

三種運行模式

        通用的S2C V6 TAI Verification Module提供了三種使用模式：驗證模式、調試模式和邏輯模式。 驗證模式使用SCE-MI或定制的C-API通過(guò)一條 x4-lane PCIe Gen2通道實(shí)現海量數據和PC之間的傳輸。在調試模式中，V6 TAI Verification Module通過(guò)使用Xilinx ChipScope或者其它第三方工具從而實(shí)現了多個(gè)FPGA的同步調試且同時(shí)保持用戶(hù)的RTL名。在邏輯模式中，用戶(hù)可以原型化一個(gè)設計，其容量能達到 4.7M門(mén)。 所有對Verification Module的調試和驗證設置都是在S2C 的TAI Player Pro™中完成。

驗證模式

        驗證模式利用TAI Verification Module的高速PCIe Gen2接口將大量仿真數據在PC和TAI Logic Module之間進(jìn)行雙向快速地傳輸。該模式能將原型系統和仿真器直接連接進(jìn)行同步仿真。用戶(hù)可以利用下圖所示的S2C提供的定制C-API或者符合行業(yè) 標準的SCE-MI接口:


 
調試模式

        調試模式則利用了用戶(hù)現有的Xilinx ChipScope或者其它第三方調試環(huán)境。V6 TAI Verification Module從Logic Module中的多個(gè)FPGA獲取用戶(hù)定義的信號并接收到V6 TAI Verification Module，通過(guò)JTAG接口與ChipScope連接。

        V6 TAI Verification Module 使用Xilinx Chip Scope Analyzer可同時(shí)對放在兩塊Dual V6 TAI Logic Module上的FPGA設計進(jìn)行調試。


 
最高能見(jiàn)度
 
        每個(gè)Virtex 6 FPGA的120信號都接到了V6 TAI Verification Module的FPGA中。用戶(hù)能在4 個(gè)V6 FPGA中進(jìn)行120 x N信號的路徑選擇。最初的發(fā)布中，N固定在4上，但今后將由用戶(hù)定義。用戶(hù)所需要做的是在設計綜合前在RTL級選擇Probes并且將它們按照每個(gè) FPGA120個(gè)probe來(lái)進(jìn)行分組。S2C的TAI Player Pro自動(dòng)采用多路復用技術(shù)將來(lái)自多個(gè)FPGA的調試信號發(fā)送至V6 TAI Verification Module的單個(gè)Xilinx ChipScope，并保留RTL名。將使用Xilinx ChipScope調試過(guò)程中的調試數據存儲在V6 TAI Verification Module的存儲器中直到滿(mǎn)足預先設置的觸發(fā)條件為止，再將這些調試數據讀取出來(lái)。

邏輯模塊

        V6 TAI Verification Module可以作為單個(gè)原型板，為高達4.7M門(mén)容量的小規模SoC或ASIC設計使用。V6 TAI Verification Module可以配備Xilinx LX130T、LX365T 或者SX475T FPGA上，而且在4個(gè)LM連接器上共有480個(gè)外部I/O，x4 PCIe Gen2接口，4路通過(guò)SMA連接器的千兆串行收發(fā)器、一個(gè)SATA2接口以及一個(gè)USB3.0 PHY接口。
配置詳情顯示在下表:


 
可用性

        V6 TAI Verification Module硬件現已供使用。