萊迪思推出針對SPI4.2解決方案的高性?xún)r(jià)比現場(chǎng)可編程系統芯片

　萊迪思半導體（Lattice）公司近日推出其ORSPI4現場(chǎng)可編程系統芯片（FPSC）。該器件有效地綜合了ASIC與FPGA技術(shù)，與單純的FPGA相比，它的集成度和性能更高，成本更低，能提供功耗更低的SPI4.2解決方案。ORSPI4上預制好的ASIC塊含有兩個(gè)SPI4.2接口模塊、一個(gè)高速QDR II SRAM存儲控制器、四條速率為600Mbps到3.7Gbps的SERDES通道、以及8b/10b編碼/解碼和其它邏輯支持。器件內與ASIC塊相連的是邏輯資源超過(guò)16K的高性能FPGA和內嵌的RAM塊。ORSPI4 FPSC面向Metro空間高速通信系統中的線(xiàn)卡應用領(lǐng)域，是目前業(yè)界集成度最高的現場(chǎng)可編程系統芯片。
　　據了解，ORSPI4 FPSC已經(jīng)是萊迪思推向市場(chǎng)的第十個(gè)FPSC產(chǎn)品了，但它是第一個(gè)專(zhuān)門(mén)針對不斷成長(cháng)的線(xiàn)卡市場(chǎng)的產(chǎn)品。據分析家預測，線(xiàn)卡的銷(xiāo)售量將由2002年的190萬(wàn)口增加到2006年的480萬(wàn)口，年復合增長(cháng)率可達27%。與此相應，萊迪思將配套提供高度集成的器件，實(shí)現網(wǎng)絡(luò )處理器、MAC和成幀器與高速串行背板之間的橋接。
　　SPI4.2（系統信息包接口，Level 4，Phase 2）是一項新的系統級接口標準，設計人員可依照該標準為集中的數據和通訊設施開(kāi)發(fā)靈活的、可升級的系統。SPI4.2標準由光網(wǎng)際交換論壇（OIF）于2001年頒布，它支持多個(gè)協(xié)議以各不相同的高速率傳輸，這些協(xié)議包括SONET/SDH上的信息包（POS）、OC-192、以太網(wǎng)、快速以太網(wǎng)、兆位以太網(wǎng)、10兆位以太網(wǎng)和10兆位光纖通道SAN。SPI4.2摒棄了傳統上用來(lái)支持寬范圍數據速率和服務(wù)、專(zhuān)有的基于A(yíng)SIC的或專(zhuān)門(mén)的網(wǎng)絡(luò )處理器接口，代之以符合共同標準的接口，方便了來(lái)自多個(gè)生產(chǎn)商的不同器件之間的互連。
　　設計SPI4.2接口的目的是在MAC器件和網(wǎng)絡(luò )處理器或交換結構之間傳輸信息包。SPI4.2接口支持ATM及POS應用系統所需的總帶寬，為10Gbps廣域網(wǎng)（WAN）、局域網(wǎng)（LAN）、城域網(wǎng)（MAN）和存儲區域網(wǎng)（SAN）技術(shù)提供了共同的接口，它對于把低速率通道聚合為單個(gè)10Gbps上行線(xiàn)路的遠距離通訊或主干傳輸系統是一個(gè)理想的選擇。萊迪思的ORSPI4 FPSC器件將SPI4.2核內嵌在已經(jīng)做好的ASIC門(mén)中，這在可編程市場(chǎng)上還是最新的產(chǎn)品。一些可編程廠(chǎng)家還是只提供SPI4.2軟件IP核，用戶(hù)必須自己把IP核集成到整體設計中去，并面對FPGA布局與布線(xiàn)在時(shí)序上的不確定因素。
　　與其它實(shí)現SPI4.2標準的FPGA不同，ORSPI4 FPSC的全部高速功能都內嵌在100多萬(wàn)門(mén)的ASIC核中，這樣一來(lái)，器件中的FPGA門(mén)就可以專(zhuān)門(mén)用來(lái)實(shí)現特定設計的橋接功能。而且將高速功能內嵌在硬核中不僅能確保器件的性能、可預測性和互用性，還能降低總體功耗。
　　另外，ORSPI4 FPSC還具備專(zhuān)用的微處理器接口、32位的內部系統總線(xiàn)（以及4位的奇偶校驗）、用作SPI4.2控制和狀態(tài)中心的內置系統寄存器、SERDES和存儲控制器模塊。器件的FPGA部分也可以通過(guò)微處理器接口被組態(tài)。
　　支持ORSPI4 FPSC器件的軟件包括萊迪思專(zhuān)門(mén)的ispLEVER v3.1設計軟件和一些廣受歡迎的第三方綜合、模擬及驗證工具。