<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 嵌入式系統 > 新品快遞 > Xilinx發(fā)布Spartan-6 FPGA和Virtex-6 FPGA DSP開(kāi)發(fā)套件

Xilinx發(fā)布Spartan-6 FPGA和Virtex-6 FPGA DSP開(kāi)發(fā)套件

—— 賽靈思發(fā)布Spartan-6 FPGA 和 Virtex-6 FPGA DSP 開(kāi)發(fā)套件,進(jìn)一步豐富DSP 產(chǎn)品系列陣容
作者: 時(shí)間:2010-12-10 來(lái)源:電子產(chǎn)品世界 收藏

  全球可編程平臺領(lǐng)導廠(chǎng)商公司 (Xilinx, Inc. (NASDAQ:XLNX) )宣布推出三款新型開(kāi)發(fā)套件,進(jìn)一步提升數字信號處理開(kāi)發(fā)人員的實(shí)力,幫助他們方便地應用 ,進(jìn)而實(shí)現最高信號處理性能,成本與功耗優(yōu)化,并通過(guò)協(xié)處理技術(shù)解決系統瓶頸。因為目標設計平臺是與業(yè)界領(lǐng)先的分銷(xiāo)商、設計服務(wù)、工具和硬件合作伙伴密切合作推出的,因此,產(chǎn)品的新套件將可以為開(kāi)發(fā)人員提供硬件、工具和參考設計,以確保打造出一款適合各種不同 應用的生產(chǎn)力高效的設計流程。

本文引用地址:http://dyxdggzs.com/article/115380.htm

  賽靈思平臺解決方案和服務(wù)市場(chǎng)高級總監 Tim Erjavec 指出:“我們認識到市場(chǎng)對 和設計方法的要求相當廣泛,因此我們攜手德州儀器、安富利電子元件、 MathWorks 和 4DSP 等業(yè)界領(lǐng)先公司推出了完整的開(kāi)發(fā)平臺,以配合開(kāi)發(fā)人員的工作方式,提供與其一致的設計方法。通過(guò)通力協(xié)作,我們共同打造的套件能為開(kāi)發(fā)人員帶來(lái) 、處理器和 DSP 資源的理想平衡,可以滿(mǎn)足視頻、醫療影像、無(wú)線(xiàn)、航空航天與國防等諸多細分市場(chǎng)中各種 DSP 應用需求。”

  賽靈思DSP目標設計平臺能方便地實(shí)現擴展,添加新功能、新標準、新特性和新支持。賽靈思、客戶(hù)、合作伙伴或其他第三方均能輕松地改進(jìn)現有平臺功能,為最終用戶(hù)帶來(lái)增值,縮短開(kāi)發(fā)時(shí)間和投資回報周期。DSP目標設計平臺能滿(mǎn)足各種應用性能要求,包括頂尖的性能,性?xún)r(jià)比以及協(xié)處理加速性能等。

  新型 DSP 開(kāi)發(fā)套件包括帶有集成 ADC/DAC的新型高性能 Virtex®-6 DSP套件、增強型低成本 Spartan®-6 FPGA DSP 套件,以及Spartan-6 FPGA 協(xié)處理DSP套件。上述三款套件均集成了 AMBA®4 AXI™4互聯(lián)和 IP 支持。

  帶集成高速數據轉換器的 Virtex-6 FPGA DSP 開(kāi)發(fā)套件

  新型 Virtex-6 FPGA DSP 開(kāi)發(fā)套件面向頂尖的信號處理性能的應用,在 4DSP 公司設計的 FMC(FPGA 夾層卡)上集成了德州儀器的模數轉換器 (ADC) 和數模轉換器 (DAC),確??蛻?hù)能夠優(yōu)化模擬和數字性能。該套件配套提供了參考設計,可從 Virtex-6 FPGA 全面配置和控制 ADC/DAC,幫助用戶(hù)優(yōu)化信噪比丟失點(diǎn),實(shí)現量化、模擬濾波和增益等參數。該套件提供 AXI4 支持,能將賽靈思和第三方 IP 與優(yōu)化的高性能點(diǎn)對點(diǎn)互聯(lián)輕松集成,減少資源占用,且不影響性能。ADC/DAC與Virtex-6 器件的完美集成,可為客戶(hù)節省數周甚至數月的研發(fā)時(shí)間。

  新的DSP 平臺支持眾多市場(chǎng)的應用,其中包括航空國防、醫療技術(shù)、高性能計算,以及新一代無(wú)線(xiàn)通信等。

  Spartan-6 FPGA DSP開(kāi)發(fā)套件

  如果客戶(hù)希望為現有系統添加 DSP,同時(shí)以最低成本和功耗優(yōu)化性能,通過(guò)在最新賽靈思 ISE 設計套件中增加 AXI4 支持,新的 Spartan-6 FPGA DSP 開(kāi)發(fā)套件將成為出色的入門(mén)級平臺選擇。該套件的基礎板集成了 Spartan-6 LX150T 器件,從而實(shí)現了較高的 DSP性?xún)r(jià)比,并提供了高速系統連接功能所需的集成收發(fā)器。該平臺套件除了提供大量設計輔導資料外,還提供數字上變頻和數字下變頻目標參考設計,既可直接使用,也能通過(guò)修改運用于RTL、(采用MATLAB與Simulink的模型化基礎設計)或高級 C 語(yǔ)言合成環(huán)境,以加速研發(fā)開(kāi)發(fā)。

  Spartan-6 FPGA 協(xié)處理 DSP 套件

  賽靈思和安富利電子元件已經(jīng)聯(lián)合開(kāi)發(fā)一款協(xié)處理平臺,使軟件設計人員能通過(guò) Spartan-6 FPGA 減少乃至消除各種應用瓶頸,從而加速系統性能。Spartan-6 FPGA協(xié)處理 DSP 套件可優(yōu)化高性能 FPGA 的關(guān)鍵優(yōu)勢,在一體化的平臺中支持系統控制處理和數字信號處理。

fpga相關(guān)文章:fpga是什么


模數轉換器相關(guān)文章:模數轉換器工作原理



上一頁(yè) 1 2 下一頁(yè)

關(guān)鍵詞: 賽靈思 FPGA DSP

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>