ST NAND閃存數據吞吐量創(chuàng )造世界記錄

單片多級單元NAND閃存內嵌功能強大的5位糾錯機制降低下傳時(shí)間50%


意法半導體公布了數據吞吐量創(chuàng )世界記錄的4Gigabit NAND閃存的技術(shù)細節，ST新閃存芯片的數據吞吐量高達36MB/s, 比今天市場(chǎng)上的最好成績(jì)還高大約50%。  新芯片內嵌一個(gè)功能強大的糾錯處理器，每頁(yè)可以改正最多五個(gè)錯誤，為高度可靠性和高速數據傳輸提供了保證，同時(shí)還簡(jiǎn)化了存儲系統的設計，在舊金山國際固態(tài)電路大會(huì )(ISSCC) 上，意法半導體和韓國現代海力士（Hynix）的研究人員合創(chuàng )的論文將對新芯片給予詳細介紹。

高密度NAND閃存是新興的便攜海量存儲設備如USB密鑰和MP3播放器的關(guān)鍵組件。 這個(gè)市場(chǎng)的特點(diǎn)是存儲容量越高越好，每位成本越低越好，這種需求正在日益提高。 因每個(gè)存儲單元可以存放兩位或多位數據，多級單元閃存 (MLC)技術(shù)在密度和成本方面比單位單元（SBC）NAND閃存技術(shù)占有明顯優(yōu)勢，但是在數據保存和擦寫(xiě)循環(huán)性能方面占劣勢。 因此，MLC NAND閃存通常需要更復雜的糾錯碼（ECC）電路，SBC和MLC NAND閃存現行的糾錯方法都是通過(guò)系統處理器執行糾錯算法。不過(guò)，在這些應用中，執行系統處理器功能的處理器通常沒(méi)有專(zhuān)用的模數指令來(lái)更好地執行這些算法，結果導致閃存的吞吐量通常只有幾兆字節/秒。

ST的閃存芯片采用一種完全不同的解決方法：在芯片上嵌入一個(gè)復雜的糾錯代碼(ECC)處理器。這個(gè)專(zhuān)用的處理器執行高效的著(zhù)名的糾錯技術(shù)BCH (Bose-Chaudhuri-Hocquenghem) ，BCH算法被廣泛用于WLAN以及其它的需要可靠地檢測糾正多個(gè)數據傳輸錯誤的應用場(chǎng)合。 此外，嵌入式ECC處理器采用一個(gè)創(chuàng )新的體系結構，針對面向字節的串行讀取存儲應用（如MPC3播放器和USB密鑰）優(yōu)化了ECC的計算性能，最大限度地縮減了硅的占用面積、延遲時(shí)間和功耗。 結果，ST的新閃存芯片讀取速率達到了36MB/s, 遠遠高于市場(chǎng)以前報道的糾錯前23MB的讀取速率。

“這項創(chuàng )新的突破技術(shù)將很快成為ST每位兩單元NAND閃存的開(kāi)發(fā)計劃的標準，” ST NAND閃存產(chǎn)品部總經(jīng)理Carla Golla表示,  “此外，我們預計這種方法會(huì )成為每單元兩位閃存的行業(yè)標準，目前這類(lèi)產(chǎn)品正在擴大在NAND閃存市場(chǎng)的占有率。這種方法實(shí)現了多級單元技術(shù)的優(yōu)勢，同時(shí)沒(méi)有犧牲系統讀取速率和可靠性?！?nbsp;

這項技術(shù)是在意法半導體Agrate非易失性存儲器制造廠(chǎng)開(kāi)發(fā)的,新產(chǎn)品破了吞吐量的世界記錄，但沒(méi)有耗用過(guò)多的硅面積、功耗和延遲。 ECC電路占芯片面積僅1.3mm2,不到芯片總面積的1%，芯片平均耗電小于1mA。 糾錯電路也分割成不同的功能模塊，以便在檢測到錯誤時(shí)把糾錯時(shí)間壓縮到最小。新產(chǎn)品配置兩個(gè)獨立的糾錯模塊，一個(gè)用于糾正2-5個(gè)錯誤，用時(shí)250µs，另一個(gè)用于糾正單一的錯誤，用時(shí)僅 34µs。 因此，嵌入式ECC是硅面積與延遲兩個(gè)特性之間的一個(gè)優(yōu)化折中方案。