基于MASH結構的多級電源調制器設計

　　因此一個(gè)累加器即可實(shí)現一階Sigma-Delta調制器結構，加法器的進(jìn)位輸出即為1bit量化輸出，而加法器的和是量化誤差的相反數。

　　前文所描述的MASH1和MASH2相結合的控制電路如圖7所示。 為2bit整數部分，用以選擇MASH1或MASH2的譯碼輸出。 為8bit小數部分，范圍在0～1之間，作為MASH調制器的輸入。該電路在Xilinx的Spartan 3E平臺上實(shí)現。

　　開(kāi)關(guān)電源陣列設計

　　開(kāi)關(guān)電源陣列主要采用MOSFET實(shí)現，如圖8所示。

　　高速數字隔離器ISO722將FPGA產(chǎn)生的四個(gè)開(kāi)關(guān)控制信號與右側的開(kāi)關(guān)電源隔離。MOSFET驅動(dòng)選擇MC33152，驅動(dòng)電壓選為15V，MOSFET為普通的IRF540，肖特基二極管IN5822用以防止當高電壓MOSFET導通時(shí)，電流倒流進(jìn)低電壓的MOSFET管中。這四組電源輸入選為8V、6V、4V、2V。

　　開(kāi)關(guān)電源陣列后接一個(gè)4階LC濾波器用以濾波開(kāi)關(guān)噪聲，如圖9所示，其中以5Ω電阻負載來(lái)替代功放。該濾波器的幅頻響應如圖10所示。

　　測試結果

　　使用上述調制器生成如圖11(a)所示的一個(gè)頻率101kHz，幅值為1V～6.5V的正弦波(在負載電阻上測得)，可以看出其中間值處的紋波小于波峰和波谷處的紋波，這是因為MASH2的噪聲遠比MASH1的噪聲小，這是本設計中采用MASH2和MASH1相結合的一個(gè)重要原因。圖11(b)是FPGA產(chǎn)生的四個(gè)MOSFET的控制信號，高電平打開(kāi)，低電平關(guān)斷，在任一時(shí)刻有且只有一個(gè)MOSFET是打開(kāi)的。

　　為了計算電源調制器的效率，使用該調制器在不同的開(kāi)關(guān)頻率下生成若干個(gè)直流電壓加到5Ω電阻負載上，并記錄下此時(shí)各組電源的輸出電流，計算并繪制得到效率曲線(xiàn)如圖12。

　　由測試結果可知，該電源調制器能獲得高于87%的調制效率，開(kāi)關(guān)頻率越高，電源調制器的輸出紋波越小，但其效率越低，因為此時(shí)MOSFET的開(kāi)關(guān)功耗增大。

　　結語(yǔ)

　　本文設計了一種由MASH1和MASH2結合控制的多級電源調制器，實(shí)驗測試結果表明，該調制器具有超過(guò)100kHz的跟蹤帶寬，調制效率高于89%，能夠很好地應用于包絡(luò )跟蹤射頻功率放大器中。