基于A(yíng)ctel FPGA的VGA顯示控制方案

　　(3).VGA驅動(dòng)時(shí)序

　　VGA的時(shí)序不是直接由模擬信號產(chǎn)生的，而是由數字信號控制的，為了將數字信號變成模擬信號，中間要經(jīng)過(guò)D/A轉換處理。VGA接口是沒(méi)有數據使能信號的，其顯示是通過(guò)行、場(chǎng)掃描的方式實(shí)現對顯示器進(jìn)行掃描控制實(shí)現的。所以，VGA的同步信號對時(shí)序的要求非常嚴格，如果同步信號沒(méi)有同步好，會(huì )造成顯示數據的丟失，甚至造成顯示混亂。VGA接口的這些特性，使得在應用中必須由專(zhuān)門(mén)的VGA控制器來(lái)實(shí)現嚴格的VGA驅動(dòng)時(shí)序。

　　VGA驅動(dòng)時(shí)序中的行、場(chǎng)同步信號的格式是完全一致的，都由同步期sync、同步后肩back proch、同步前肩front proch組成。而像素信號則由頂/左邊框top/left broder、有效像素、底/右邊框bottom/right border組成。不同分辨率下，這些信號是一致的，只是對應的高低電平的保持時(shí)間不同。

　　2.控制器框圖

　　設計采用ProASIC3+SDRAM(IS42S16400F/ IS42S32200F)+DAC(ADV7123)/電阻網(wǎng)絡(luò )的方案來(lái)實(shí)現。用戶(hù)可以根據不同的應用場(chǎng)合，選用不同容量的ProASIC3系列芯片，為系統量身打造滿(mǎn)足功能需求且價(jià)格便宜的VGA控制器。