用于無(wú)線(xiàn)基礎設備中數據轉換器和低成本FPGA的JESD204A

　　基于SERDES的數據轉換器和FPGA的優(yōu)勢

　　可編程邏輯和高速數據轉換技術(shù)在基站設計的整個(gè)演變過(guò)程中發(fā)揮了非常重要的作用。數據轉換器提供了射頻功率放大器與無(wú)線(xiàn)通信單元中射頻小信號部分的橋接，而FPGA為設計師們提供了足夠的靈活性，使得在空中接口規范完全確定之前就可以開(kāi)始設計。

　　日益增加的基站數據吞吐量的需求導致了無(wú)線(xiàn)通信單元的元件成本和功耗的增加，并使得相關(guān)印刷電路板和接口更加復雜，同時(shí)更加強調對信號完整性的要求。兼容了JESD204A的數據轉換器，具有降低元器件材料成本及其他商業(yè)和技術(shù)方面的優(yōu)點(diǎn)，使得BTS的OEM廠(chǎng)商無(wú)法忽略這個(gè)新型、具有突破性意義的接口選擇。不斷節約的元器件材料成本很快超過(guò)了采用該接口技術(shù)的花費，并且還提高了系統的可靠性，從而進(jìn)一步節約了成本。

　　JEDEC JESD204A通過(guò)簡(jiǎn)化印刷電路板布局大大地降低了射頻拉遠單元的元器件材料成本，印刷電路板布局的簡(jiǎn)化在減少了電路板層數的同時(shí)縮小了電路板尺寸，這兩者都是增加電路板成本的重要因素。此外，由于JESD204A大大降低了數據轉換器和FPGA之間的接口信號數量，從而使得整個(gè)系統的可靠性得到增強。由于低電壓擺幅的CML降低了功耗，電源的元器件材料成本也可能相應地減少。JESD204A除了有助于降低元器件材料成本，還對設計的系統架構級有很大的益處。強大的嵌入式協(xié)議(沒(méi)有軟件開(kāi)銷(xiāo))，包括數據加擾、單比特錯誤檢測和數據線(xiàn)路同步丟失檢測，以及加強了射頻印刷電路板上模擬和數字部分的隔離，提高了抗噪聲能力。許多業(yè)內觀(guān)察員認為數據轉換接口向JESD204A的轉換是不可避免的，就像在PC和DSP硬件領(lǐng)域中向USB、PCI Express和串行RapidIO高速串行的轉換一樣。

　　正如數據轉換器那樣，對于成本、功耗和性能的更高要求也迫使FPGA架構發(fā)生重大改變，從而顯著(zhù)地提高了其性能、特性和邏輯密度。與ASIC相比，FPGA因其本身的靈活性和更快的產(chǎn)品上市時(shí)間，長(cháng)期以來(lái)一直廣受贊譽(yù)，但是過(guò)去FPGA僅限用于“接口邏輯”和“修正錯誤”的應用。如今由于FPGA的價(jià)值已大大擴展，這一情況已經(jīng)發(fā)生改觀(guān)。例如，萊迪思低成本、低功耗的新型FPGA系列，具有增強型功能，如集成的SERDES、DSP的數據通路和嵌入式存儲器，已經(jīng)成為了眾多射頻拉遠單元設計的重要組成部分。系統設計工程師們現在僅需花費一半的功耗和成本，利用這款極具競爭力的帶有SERDES功能的FPGA，在復雜的信號路徑應用中使用這個(gè)可編程平臺，實(shí)現諸如數字下變頻(Digital Down Conversion，DDC)、數字上變頻(Digital Up Conversion，DUC)、波峰因數縮小(Crest Factor Reduction，CFR)和數字預失真(Digital Pre-Distortion，DPD)功能。

　　小結

　　BTS的OEM廠(chǎng)商需要認真考慮，使用新的JESD204A高速串行接口為射頻拉遠單元節省元器件材料成本和其他費用，以作為應對未來(lái)不斷增加的無(wú)線(xiàn)基礎設施ASP的降價(jià)壓力的一種重要手段。

　　過(guò)去，FPGA和數據轉換器在射頻拉遠單元設計中發(fā)揮了關(guān)鍵作用;如今，它們在降低系統構建成本上發(fā)揮著(zhù)更大的作用?；赟ERDES的、可擴展的JESD204A接口在多個(gè)ADC / DAC和多個(gè)FGPA之間提供了一個(gè)無(wú)縫、簡(jiǎn)化的、低功耗和低成本的數據高速公路。功能豐富、更低成本的FPGA實(shí)現了更快的產(chǎn)品上市時(shí)間和更短的成本收回周期，并提供能夠更有效地應對不斷變化的標準的靈活性。系統設計工程師現在還擁有一個(gè)令人興奮的、改進(jìn)的工具集來(lái)應對不斷發(fā)展的無(wú)線(xiàn)寬帶市場(chǎng)的挑戰。