采用硬件加速發(fā)揮MicroBlaze處理能力

　　為了加速這種基礎操作，只需要在MicroBlaze快速單工鏈路(FSL)上連接一個(gè)非常簡(jiǎn)單的內核。標準FSL實(shí)施方案使用FSL總線(xiàn)(包括同步或異步FIFO)將數據從 MicroBlaze內核傳輸到FSL 硬件加速器IP核。帶FIFO 的FSL總線(xiàn)與FIFO可對上述兩者間的數據存取進(jìn)行去耦。

　　如果采用帶FIFO的標準FSL總線(xiàn)，則一般情況下執行時(shí)間為4個(gè)周期：一個(gè)周期用來(lái)將MicroBlaze上的數據通過(guò)FSL寫(xiě)入FIFO;一個(gè)周期用來(lái)將數據從FIFO 傳輸到FSL IP;一個(gè)周期用來(lái)把結果從FSL IP傳送回 FSL總線(xiàn)的FIFO中;最后一個(gè)周期則負責從FSL總線(xiàn)讀出結果并傳輸至 MicroBlaze。

　　MicroBlaze到FSL總線(xiàn)的連接以及FSL總線(xiàn)到FSL IP的連接可在EDK的圖形視圖中輕松創(chuàng )建。

　　這樣代碼要長(cháng)得多，效率也有大幅度提升，但時(shí)間還是太長(cháng)了，執行2萬(wàn)次操作現在仍然大概需要52ms。

　　隨后客戶(hù)在互聯(lián)網(wǎng)上進(jìn)行了一些調查，找到一種更好的算法，把代碼改編為：

unsigned x = value;
   unsigned r;
   x = (((x & 0xaaaaaaaa) >> 1) | ((x
& 0x55555555) << 1));
   x = (((x & 0xcccccccc) >> 2) | ((x
& 0x33333333) << 2));
　x = (((x & 0xf0f0f0f0) >> 4) | ((x
& 0x0f0f0f0f) << 4));
　x = (((x & 0xff00ff00) >> 8) | ((x
& 0x00ff00ff) << 8));
　r = ((x >> 16) | (x << 16));
　return r;

　　這個(gè)代碼看起來(lái)效率高，短小精悍。而且它不需要會(huì )造成流水線(xiàn)中斷的分支。它在這個(gè)核心系統上運行只需29 個(gè)周期。

　　不過(guò)這個(gè)算法需要在1 、2、4、8和16位之間進(jìn)行移位操作。我們在MicroBlaze的屬性窗口中激活桶式移位器。不管移位操作的長(cháng)度如何，采用桶式移位器可允許我們在一個(gè)周期內完成移位指令。這樣可以讓純軟件算法在 MicroBlaze上運行得稍快一些。

　　激活MicroBlaze硬件上的桶式移位器可將處理算法所需時(shí)間縮短到22個(gè)周期。與第一個(gè)版本的軟件算法相比，此算法得到了顯著(zhù)改善。目前采用此算法，執行所有 2萬(wàn)次操作只需8.8ms，效率提升了10倍，不過(guò)仍未達到客戶(hù)要求。

　　不過(guò)效率還有提升的空間。算法中的時(shí)延非常關(guān)鍵，應盡可能地縮短。但在我們的實(shí)施方案中，采用兩根FSL總線(xiàn)仍需要四個(gè)時(shí)鐘周期。不過(guò)我們可以通過(guò)將 MicroBlaze與硬件加速器之間的現有連接方式改為直接連接，便可將時(shí)延減半，縮短至兩個(gè)時(shí)鐘周期。這樣一個(gè)周期用于將數據寫(xiě)入 FSL硬件加速器IP，而另一個(gè)周期則負責讀回結果。

　　在采用直接連接方式時(shí)，需注意幾個(gè)問(wèn)題。首先，協(xié)處理器IP應存儲輸入，并以寄存方式提供結果。請注意在執行此操作時(shí)沒(méi)有使用帶FIFO的FSL總線(xiàn)。

　　此外，以不同時(shí)鐘速率運行 MicroBlaze和FSL硬件加速器IP 容易發(fā)生問(wèn)題。為避免發(fā)生沖突，設計人員最好將MicroBlaze和 FSL硬件加速器IP的運行速率設為一致。

　　不過(guò)，如何在不使用FSL總線(xiàn)的情況下將MicroBlaze和FSL硬件加速器IP直接連接起來(lái)呢?這很簡(jiǎn)單，只需將MicroBlaze和硬件加速器的數據線(xiàn)連接起來(lái)即可。如果需要，可再添加握手信號。