8通道并行數據采集PCI模塊的設計

　　數據采集是自動(dòng)測試系統的主要功能之一，而在一些應用領(lǐng)域，比如超聲、醫療電子中，信號的頻率范圍不同會(huì )要求采樣率的不同。有時(shí)，為了配合信號處理算法，甚至要求采樣率在一定范圍內隨意設定。而且，這些應用通常要求多個(gè)通道并行采集，甚至是差分單端方式可選擇的輸入。針對這些要求，我們提出了一種最多可達12通道的同步并行多通道數據采集方案。該方案能實(shí)現的最高采樣率為10MS/s，存儲深度2×32M×16bit(2個(gè)SDRAM)，垂直分辨率14bit，可編程增益為1、2、5、10、100五個(gè)等級。

　　設計方案的確定

　　硬件電路主要包括信號調理電路、信號輸入方式選擇電路、程控增益電路、A/D轉換、數據存儲、觸發(fā)控制以及PCI接口幾個(gè)部分。8個(gè)通道輸入的模擬信號經(jīng)信號調理電路調理后，進(jìn)行單端變差分的轉換(前端也可以是直接輸入的8路差分信號)，由多路開(kāi)關(guān)選擇輸入方式后，再通過(guò)兩級可選擇增益放大器進(jìn)行增益控制，最后進(jìn)入ADC轉換成相應的數字信號。而邏輯控制單元在接收到采集命令后，會(huì )根據相應的觸發(fā)方式啟動(dòng)ADC進(jìn)行采樣，再將采樣得到的數據通過(guò)FPGA內部串并轉換邏輯和數據輸出仲裁邏輯存儲到SDRAM中準備上傳。本設計的采集極限指標是8個(gè)通道同時(shí)同步采集，最大采樣速率是單通道10MS/s，連續采樣存儲時(shí)間最大可以達到3.2s。上位機通過(guò)32位的數據總線(xiàn)采用查詢(xún)、中斷或者DMA方式將采集的數據讀取到內存中進(jìn)行后期的數據處理和分析。系統的基本結構如圖1所示。

　　圖1 系統原理框圖

　　圖2 信號輸入方式選擇電路

　　信號調理電路設計

　　在本設計中，信號調理電路包括輸入方式選擇電路和增益選擇電路。此部分中，高輸入阻抗、低輸出阻抗的普通運算放大器構成的電壓跟隨器會(huì )對前后電路進(jìn)行隔離，避免后級多路開(kāi)關(guān)的導通阻抗影響前級電路。輸入端加兩個(gè)二極管，提供±15V的鉗位電壓，形成過(guò)壓保護。多路開(kāi)關(guān)選擇DG409，它是4通道差分多路開(kāi)關(guān)，具有較低的導通阻抗和低功耗和低泄漏電流。信號的輸入方式有四種：0輸入、單端正極輸入、單端負極輸入和差分輸入，通過(guò)DG409正好可以選擇這四種輸入方式，電路如圖2所示。

　　選擇一種輸入方式后，經(jīng)過(guò)兩級可編程增益儀表放大器AD8250，可以實(shí)現增益值可選1、2、5、10、100五個(gè)等級。AD8250有兩個(gè)增益控制端A0、A1，寫(xiě)這個(gè)兩個(gè)位，能選擇增益值，并通過(guò)W/R鎖存狀態(tài)值，從而保證該增益的穩定。本設計通過(guò)在FPGA內部設計串行傳輸邏輯，將數據寫(xiě)入CPLD，然后控制選擇信號的輸入方式和寫(xiě)AD8250增益控制位。增益選擇電路如圖3所示。