基于MPC8280的IMA E1數據采集系統設計

　　IMA是ATM反復用技術(shù)，實(shí)現寬窄帶網(wǎng)絡(luò )一體化，在窄帶網(wǎng)絡(luò )接口(如El/T1鏈路接口)上實(shí)現ATM寬帶業(yè)務(wù)。通過(guò)IMA協(xié)議接口，實(shí)現將ATM信元流反向復用到多條低速El/T1鏈路上。IMA是支持高速ATM信元流的一種實(shí)用方法。為多媒體用戶(hù)的接入，利用現有鏈路(尤其是2 Mb/s鏈路)進(jìn)行ATM傳輸等應用創(chuàng )造了條件。尤其適用于建網(wǎng)初期的TD―SCDMA接入網(wǎng)Node B側的數據傳輸。

　　基于計算機的數據采集系統可以依據與計算機的接口方式不同而分類(lèi)。對于低速數據的采集，基于ISA總線(xiàn)的系統面臨被USB取代的趨勢。而對于高速數據采集系統，主要還是基于PCI總線(xiàn)傳輸數據。PCI總線(xiàn)相對于其他總線(xiàn)具有高速率、硬件資源豐富和較好的PCI設備驅動(dòng)軟件開(kāi)發(fā)包支持等優(yōu)點(diǎn)。高速數據采集系統主要有基于PCI接口芯片和基于PCI數據采集卡2種開(kāi)發(fā)選擇。前者具有采集數據靈活、更容易控制等優(yōu)點(diǎn)。但需要設計基于選定芯片的數據采集卡。同時(shí)由于PCI總線(xiàn)是一個(gè)共享總線(xiàn)，仲裁算法一般是公平競爭，要想穩定可靠地采集數據流，采集卡上必須有大小合適的緩存，這就涉及到一個(gè)先進(jìn)先出的結構，提高整個(gè)系統的復雜度。后者可以選用符合系統要求的數據采集卡，大大縮短項目的研制時(shí)間，設計也相對簡(jiǎn)單。主要是對采集卡進(jìn)行必要的配置以及如何嵌入系統的軟/硬件設計的問(wèn)題。

　　網(wǎng)絡(luò )處理器MPC8280是PowerPC處理器系列，集成了G2內核和通信處理器CPM，可以輕松地處理100 Mb/s以太網(wǎng)、ATM等應用。同時(shí)集成了系統PCI接口單元，滿(mǎn)足基于PCI總線(xiàn)數據傳輸的開(kāi)發(fā)模式。

　　1 MPC8280芯片介紹

　　用于通信領(lǐng)域的PowerPC處理器系列的MPC8280，它是一塊多功能通信處理器，采用雙內核的結構，即PowerPC內核G2和通信處理模塊CPM專(zhuān)用內核CP。兩個(gè)內核工作在不同的時(shí)鐘頻率。G2內核和通用一般處理器功能相似，主要執行高層代碼，完成對于外設的控制與管理;CP處理器內核處理具體底層通信協(xié)議，通信處理模塊CPM部分還包含了各種豐富的通信控制外圍模塊，這些外圍模塊幾乎支持各種常見(jiàn)的底層傳輸協(xié)議，通過(guò)靈活設置這些外圍通信模塊實(shí)現具體應用中的協(xié)議。圖1是MPC8280內部構架圖。

　　2 系統總體設計

　　2.1 設計思想

　　參考IMA功能單元的參考模型，可以得出IMAE1的數據處理功能流程圖，如圖2所示，主要完成物理層、TC子層、IMA子層、ATM層和AAL層的協(xié)議解碼，圖中PMD鏈路接口負責接收來(lái)自E1鏈路上的ATM信息，經(jīng)過(guò)成幀模塊處理后，發(fā)送到IMA協(xié)議處理模塊，還原為標準的ATM信元流，送到進(jìn)行ATMSAR―PDU處理，提取鏈路信息，發(fā)送到上位機進(jìn)行分析、處理。

　　2.2 硬件總體設計

　　選用基于PCI接口芯片的數據采集的設計方案，采用板級處理機的方式，由板級處理機完成數據的重組和分組，再將組裝好的數據上傳，這樣數據組裝和數據上傳并行工作，能夠有效地減輕PC機的負擔，同時(shí)還能實(shí)現硬件層數據過(guò)濾功能。硬件設計如圖3所示。系統由保護線(xiàn)路接人IMA E1傳輸線(xiàn)路，經(jīng)過(guò)E1成幀器轉化為PCM E1幀，再將多路IMA E1送入IMA處理器，形成ATM信元流，通過(guò)MPC8280進(jìn)行ATM適配，組裝成PDU數據，再將PDU數據通過(guò)PCI接口上傳到上位機進(jìn)行協(xié)議解碼和分析。

　　3 各個(gè)功能模塊的設計

　　3.1 多PHY的UTOPIA接口設計實(shí)現

　　該系統實(shí)現了IMA E1數據的采集和仿真功能，所以需要2個(gè)通道的數據傳輸，同時(shí)由于需要MPC8280進(jìn)行處理，所以整個(gè)物理層模塊和MPC8280之間的數據交互，和單個(gè)通道時(shí)完全有所不同。UTOPIA接口是ATM網(wǎng)絡(luò )層和物理層之間的標準傳輸接口。它的運行模式有單PHY模式以及多PHY模式。單PHY模式即物理層接口只有一個(gè)，而多PHY情況下有多個(gè)物理層接口交互，這種情況下面就必須考慮怎么來(lái)進(jìn)行接口交互的輪詢(xún)選擇問(wèn)題，下面為MPC8280的UTO～PIA接口的詳細信號描述。

　　由圖4可以看到，UTOPIA接口傳輸信號主要由接口時(shí)鐘信號、數據傳輸信號、信元級的握手控制信號以及輪詢(xún)地址信號組成。UTOPIA接口接收和發(fā)送通道的控制信號是獨立的，它的工作模式分為主模式和從模式。在該設計中需要由MP(28280主動(dòng)來(lái)輪詢(xún)控制多個(gè)物理層器件的ATM信元的傳輸，所以MP(28280側UTOPIA接口工作為主模式。對于物理層器件來(lái)說(shuō)，在進(jìn)行信元傳輸時(shí)，要接收來(lái)自MPC8280發(fā)起的各種控制與輪詢(xún)，所以物理層側UTOPIA接口工作為從模式。當UTOPIA接口工作在多PHY的情況下，MP(28280 UTC)PIA接口支持2種多PHY的操作模式：

　　直接輪詢(xún)方法 利用CLAV[3～0]，以及地址ADD[O，1]，總共支持4片物理層器件。每個(gè)物理層器件1個(gè)收發(fā)CLAV，同時(shí)公共使用地址ADD[0，1]。每個(gè)cLAV的操作與單個(gè)時(shí)操作是一樣的。

　　單CLAV輪詢(xún) 利用1個(gè)CLAV以及ADD[4～0]，ATM控制器輪詢(xún)所有激活的物理層器件，從0X0～FPSMR[LAST_PHY]中寫(xiě)入地址。所有物理層器件共用1個(gè)收發(fā)CLAV，同時(shí)使用公共地址ADD[0～4]。

　　3.2 PCI接口設計

　　PCI局部總線(xiàn)在CPU和外部設備之間插入復雜的管理層，用此協(xié)調數據傳輸，并提供一致的總線(xiàn)接口，形成了開(kāi)放的局部總線(xiàn)標準，而不依賴(lài)于CPU芯片。PCI總線(xiàn)是與CPU異步工作的，總線(xiàn)上的工作頻率固定為66 MHz。有32位和64位2種數據寬度的標準，數據傳輸率最高分別為132 MB/s和264 MB/s。它能支持多種外設，在高頻率下保持最佳性能。PCI還支持總線(xiàn)控制技術(shù)，允許智能設備在適當時(shí)取得總線(xiàn)控制權，以加快數據傳輸。在一定意義上可以認為PCI局部總線(xiàn)解決了高性能的CPU處理能力和低效的系統結構之間的瓶頸問(wèn)題。

　　在該設計中，采用專(zhuān)用PCI接口芯片實(shí)現PCI接口，采用的MP(：8280處理器中就集成了PCI接口邏輯功能，所以只需要具體配置處理器內部相應模塊寄存器實(shí)現其功能。圖5為PCI橋在整個(gè)網(wǎng)絡(luò )處理器內部的功能框圖。

　　在MPC8280內部，PCI橋對外的PCI接口信號和局部總線(xiàn)的信號引腳是復用的，所以在系統啟動(dòng)時(shí)，必須通過(guò)正確設置相應硬件跳線(xiàn)和硬件復位配置字.實(shí)現PCI引腳及內部功能寄存器配置。PCI橋和通信處理模塊之間有DMA通道，可以在DPRAM與PCI接口之間直接進(jìn)行DMA通道的數據傳輸，但是這種情況一般采用極少。通常通信處理模塊CPM的數據通過(guò)60X總線(xiàn)傳送到外部的存儲器，PCI控制橋直接通過(guò)60X總線(xiàn)接口總線(xiàn)和系統內存之間進(jìn)行數據的交互工作。

　　PCI接口作為數據采集卡系統和上層PC機軟件之間的交互的接口，其接口驅動(dòng)程序是由上層PC機操作系統提供的，所以MPC8280的PCI橋接口實(shí)際上工作在從模式下，PC機系統軟件對其進(jìn)行控制。整個(gè)數據采集系統的時(shí)鐘，復位信號以及電源，都是由PC機上的PCI接口提供的。

　　3.3 網(wǎng)絡(luò )處理器總線(xiàn)控制功能設計

　　將任何存儲設備或I/O設備接到處理器上，一般都會(huì )通過(guò)處理器的系統總線(xiàn)。處理器存儲空間以bank為單位控制。MPC8280是32位處理器，一共有32條地址線(xiàn)，理論上可以尋址的空間范圍是4 GB，也就是尋址的范圍為Ox00000000～0xFFFFFFFF。每一個(gè)外部設備，如FLASH，SDRAM等都可以通過(guò)控制網(wǎng)絡(luò )處理器的內存控制器中的OR和BR寄存器惟一地確定外設存儲空間對應于4 GB空間的位置，每一組OR和BR寄存器對應1個(gè)外設存儲(I/0)空間，稱(chēng)之為1個(gè)bank。為了靈活實(shí)現對于外部存儲控制體的管理和設置，存儲控制器包含12個(gè)基地址寄存器(BRx)和12個(gè)選項配置寄存器(0Rx)，分別對于12個(gè)外部存儲體進(jìn)行相應具體設置。

　　配置選項寄存器OR的內容根據不同存儲體選擇的控制狀態(tài)機而不同，主要提供一些補充的設置選項，如高位地址掩碼，SDRAM狀態(tài)機的行列地址選擇，以及GPCM狀態(tài)機的插入等待周期等。由上可見(jiàn)，通過(guò)配置內存控制器中每個(gè)存儲體片選對應的基地址寄存器BR和選項寄存器OR，可以設置外部存儲體的具體狀態(tài)控制機以及相應的j1二作模式。需要注意的是，存儲控制器的狀態(tài)機制和存儲體之間沒(méi)有確定對應的關(guān)系，每一個(gè)狀態(tài)機控制機都可以對應于12個(gè)存儲體的任何一個(gè)，多個(gè)存儲體也可以設置為同一的狀態(tài)控制機。

　　當系統訪(fǎng)問(wèn)相應的存儲體時(shí)，首先比較訪(fǎng)問(wèn)地址和各個(gè)BR寄存器中BA位設置的高17位地址，當所訪(fǎng)問(wèn)的地址和某一寄存器中地址相匹配時(shí)，表明該訪(fǎng)問(wèn)的空間位于該存儲體地址空間范圍，此時(shí)系統通過(guò)片選信號片選該存儲體，該存儲體對應的狀態(tài)機獲得總線(xiàn)訪(fǎng)問(wèn)外部信號控制權，系統就可以對該存儲體進(jìn)行訪(fǎng)問(wèn)。

　　4 硬件系統信號完整性分析

　　信號完整性是指信號線(xiàn)上信號的質(zhì)量。高速電路的傳輸線(xiàn)效應會(huì )導致信號完整性下降，會(huì )出現數據丟失以及判斷出錯等問(wèn)題，因此信號完整性分析便成為了高速電路設計和仿真的關(guān)鍵。在高速電路設計中，信號完整性并不是由單一原因引起的，而是板級設計中多種因素共同作用的結果。常見(jiàn)的信號完整性問(wèn)題包括反射、振鈴、地彈、串擾等。振鈴和地彈實(shí)際上都屬于信號完整性問(wèn)題中的單信號線(xiàn)現象，而串擾則是由于電路上兩條信號線(xiàn)與地平面引起地。

　　下面通過(guò)sDRAM內存模塊部分信號完整性分析為例，描述整個(gè)硬件電路的信號完整性仿真分析過(guò)程。圖6為內存模塊電路中的數據線(xiàn)信號DATA0未做任何優(yōu)化措施時(shí)的反射信號仿真圖。

　　DATA0是MPC8280 u1直接和內存芯片u2相連的數據線(xiàn)，由圖6可知，不論是該信號的驅動(dòng)端u1―19，還是負載端U2―12，在該傳輸信號線(xiàn)上都有嚴重的反射現象。采用終端匹配措施后信號分析見(jiàn)圖7。

　　仿真器提供8種終端適配電阻的仿真效果波形，通過(guò)比較分析波形可以得出，當適配電阻R一172.2 Ω時(shí)，此時(shí)信號的反射達到最小，信號完整性最好。采用此電阻對DATA0信號連線(xiàn)進(jìn)行終端適配端接以后，信號的反射明顯減小，尤其是在消除抖動(dòng)，低電平方面得到很大改善，從而DATAO信號完整性得到保證。其他的內存訪(fǎng)問(wèn)各個(gè)信號的反射分析與優(yōu)化也與這類(lèi)似。

　　5 結 語(yǔ)

　　ATM反向復用通過(guò)把多個(gè)物理通信接口(通常為E1接口)綁定為一個(gè)邏輯接口，從而突破單個(gè)物理接口的速率限制，根據實(shí)際需要配置接口速率，以獲得業(yè)務(wù)所需要的接口帶寬。在此設計了針對IMA E1傳輸的數據采集系統，重點(diǎn)介紹基于MPC8280的數據采集系統硬件設計過(guò)程。該系統最后通過(guò)與軟件聯(lián)調，能夠實(shí)現多幀AAL2和AAL5數據的發(fā)送和接收，達到了IMA E1數據采集的目的。